借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。（*该技术在2018年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及具有高可靠沟槽隔离结构的半导体器件的制造工艺。
技术介绍
浅沟槽隔离(SGI)结构目前可用来形成电隔离即诸如半导体衬底上的晶体管之类的相邻元件之间的隔离。如图1A-1D所示，SGI结构通常包含制作在硅半导体衬底31上的浅沟槽和埋置在沟槽中的氧化膜35之类，且由于其工艺尺度精度高于现行硅的局部氧化(LOCOS)结构而适合于要求工艺尺度精度为0.25微米或以下的器件。然而，如图1C所示，SGI结构在氧化步骤中有时会在沟槽的上边沿处氧化形成的氧化膜35中形成硅半导体衬底31的尖锐突出物34。这种硅半导体衬底31的尖锐突出物34的存在，引起电场在电路工作过程中集中在突出物周围，如A.Bryant等人(Technical Digest ofIEDM’94，pp.671-674)所公开的那样，有时会使栅击穿电压或电容退化。从实验已知，当沟槽上边沿周围的衬底曲率半径不大于3nm时，即使衬底在沟槽上边沿周围的角度不小于90度，也出现这种栅击穿电压的退化。为了克服退化，如图1B’所示，图1B的衬垫氧化膜32被凹陷大约0.1微米，并如JP-A-2-260660所公开的那样，用氧化剂最好是蒸汽，在大约1000℃的温度下进行氧化，以便在沟槽上边沿处形成所需的曲率半径。虽然用现有技术方法能够得到所需的曲率半径，但如图1C’所示，在沟槽上边沿周围的硅半导体衬底31的上表面上形成了台阶(即不平整)44。这种台阶44可能由于下列机制而形成。亦即，硅半导体衬底31在衬垫氧化膜32边沿处的凹陷区中具有硅暴露区和硅不暴露区；硅暴露区比硅不暴露区经历较快的氧化剂扩散，亦即较快的氧化，导致在作为边界的衬垫氧化膜32的边沿处形成台阶44。在这种台阶区中制作的栅氧化膜37具有不均匀的厚度，导致电学性质的变化。而且，应力易于集中于此处，导致有可能降低制作在台阶上的晶体管的电学可靠性。再用化学汽相淀积(CVD)方法在半导体衬底31上淀积氧化硅膜36，以便将氧化硅膜36埋置在沟槽中，然后对半导体衬底31进行热处理，以便对埋置在沟槽中的氧化硅膜36进行烧结。进行烧结是为了改善埋置在沟槽中的氧化硅膜36的质量。若烧结不充分，则在后续步骤中常常会在沟槽中产生空洞。而且，通常认为湿法即蒸汽氧化能有效地烧结埋置在沟槽中的氧化硅膜36，但湿法即蒸汽氧化易于氧化沟槽的内部特别是侧壁。氧化从沟槽表面开始，沟槽底部因而氧化得较少。沟槽侧壁一旦被氧化，有源区就变窄。这是另一个问题。较厚的氧化膜将在氧化膜与衬底之间的边界上引起更大的应力，且曾经变圆的肩部边沿会回到原来的尖锐形状，还会产生晶体缺陷。这是又一个问题。为了克服这些问题，提出了沿沟槽内壁制作氮化硅膜。根据JP-A-8-97277公开的制作沟槽的工艺，首先在硅衬底上开挖沟槽，然后用热氧化方法在沟槽内表面(侧壁和底部表面)上制作氧化膜，随之以在其上进一步制作氮化硅膜以及在氮化硅膜上进一步制作诸如非晶硅、多晶硅和单晶硅膜之类的硅膜。于是，沟槽被氧化硅膜完全掩埋，随之以对沟槽顶部进行整平。在衬底的整个表面上淀积氧化硅膜之后，但在整平之前，在包括蒸汽的氧化气氛中，于大约950℃下，对硅膜进行氧化，以便将其转变成氧化硅膜。由于硅衬底被氮化硅膜保护着，故氧化过程中硅衬底不被氧化。根据此工艺，具有与氧化硅膜良好兼容性的膜，亦即硅膜，被制作成沟槽内表面上的薄膜，从而可以用氧化硅膜掩埋沟槽而不在沟槽中留下任何空洞。沟槽中的硅膜则必须用氧化方法转变成氧化硅膜，但在硅膜与硅衬底之间提供氮化硅膜，在硅膜的氧化过程中，硅衬底决不被氧化。亦即，器件特性完全不退化。在制作沟槽的上述现有技术工艺中，为了使元件隔离沟槽的肩部边沿圆滑，在诸如1000℃或更高的高温下进行热处理。但大尺度的晶片在诸如1000℃或更高的高温的热处理下易于出现位错，形成缺陷核心，因此，根据未来采用尺寸大得多的晶片的趋势，可能难以使用诸如1000℃或更高的高温下的热处理工艺。在诸如低于1000℃的低温下的热处理中，难以使元件隔离沟槽的肩部边沿圆滑。
技术实现思路
本专利技术的目的是提供一种在沟槽上端形成有所需曲率半径而不形成任何台阶的半导体器件及其制造工艺。借助于降低半导体衬底上元件隔离沟槽的沟槽上端周围的应力产生，可以达到本专利技术的目的。本专利技术的另一目的是提供一种优化元件隔离沟槽的形状、从而使器件更精细并改善器件电学特性的新颖方法。本专利技术的又一目的是提供一种降低由烧结埋置在元件隔离沟槽中的氧化硅膜所造成的有源区应力对器件特性的不利影响的新颖方法。本专利技术提供了一种半导体器件的制造工艺，包括下列步骤通过半导体衬底的第一氧化工艺在半导体衬底的电路形成面上形成第一氧化膜的步骤，在第一氧化膜上形成抗氧化膜的步骤，在抗氧化膜上形成光刻胶膜的步骤，清除所需部分处的部分光刻胶膜的步骤，清除部分抗氧化膜和第一氧化膜的步骤，在清除了第一氧化膜的部分中的半导体衬底上开挖沟槽的步骤，清除抗氧化膜上的部分光刻胶膜的步骤，通过使第一氧化膜从元件隔离区凹陷5-40nm形成凹陷空间的步骤，通过半导体衬底的第二氧化工艺在凹陷空间和沟槽内壁中形成第二氧化硅膜的步骤，在沟槽中的第二氧化膜上埋置元件隔离膜的步骤，清除半导体衬底上的抗氧化膜和第一氧化膜的步骤，以及在清除了第一氧化膜的半导体衬底的部分上形成栅介质膜和栅电极的步骤。本专利技术还提供了另一种半导体器件的制造工艺，包括下列步骤通过半导体衬底的第一氧化工艺在半导体衬底上形成第一氧化膜的步骤，在第一氧化膜上形成氮化硅膜的步骤，在抗氧化膜上形成光刻胶膜的步骤，清除所需部分处的部分光刻胶膜的步骤，从所需部分处清除抗氧化膜和第一氧化膜的步骤，在清除了第一氧化膜的部分中的元件隔离区中的半导体衬底上开挖沟槽的步骤，清除氮化硅膜上的部分光刻胶膜的步骤，通过从形成了沟槽的区域腐蚀第一氧化膜，从而在氮化硅膜下方形成凹陷空间的步骤，通过将半导体衬底热氧化到不超过引起氮化硅膜向上弯曲变形的氧化量的程度，在凹陷空间中形成第二氧化膜，在沟槽中埋置第三氧化膜的步骤，清除半导体衬底上的氮化硅膜和第一氧化膜的步骤，以及在半导体衬底上形成栅介质膜和栅电极的步骤。本专利技术还提供了另一种半导体器件的制造工艺，包括下列步骤在半导体衬底的电路形成面上形成衬垫氧化膜的步骤，在第一氧化膜上形成抗氧化膜的步骤，在抗氧化膜上形成光刻胶膜的步骤，清除所需部分处的部分光刻胶膜的步骤，清除部分抗氧化膜和衬垫氧化膜的步骤，在同时掩蔽元件区的部分中的半导体衬底上开挖沟槽的步骤，清除抗氧化膜上的部分光刻胶膜的步骤，通过从沟槽侧壁腐蚀衬垫氧化膜，在沟槽周围的半导体表面上形成5-40nm凹陷空间的步骤，在凹陷空间中形成第二氧化硅膜，直到凹陷空间和沟槽中的表面完全被第二氧化膜覆盖的步骤，在具有第二氧化膜的沟槽中埋置元件隔离膜的步骤，清除半导体衬底上的抗氧化膜和衬垫氧化膜的步骤，在元件隔离区中的半导体衬底表面上形成栅介质膜的步骤，以及在栅介质膜上形成栅电极的步骤。根据本专利技术，利用不高于1000℃的低温热处理，能够优化半导体器件的元件隔离沟槽的形状，而且能够将器件做得更精细并具有改进了的电学特性。而且，根据本专利技术，能够减弱由于对埋置在元件隔离沟槽中的氧化硅膜进行烧结而造成的有源区中的应力对器件特性的不利影响。从而能够制本文档来自技高网...
【技术保护点】
半导体器件的制造工艺，包括下列步骤：通过半导体衬底的第一氧化工艺在半导体衬底的电路形成面上形成第一氧化膜的步骤，在第一氧化膜上形成抗氧化膜的步骤，在抗氧化膜上形成光刻胶膜的步骤，清除所需部分处的部分光刻胶膜的 步骤，清除部分抗氧化膜和第一氧化膜的步骤，在清除了第一氧化膜的部分中的半导体衬底上开挖沟槽的步骤，清除抗氧化膜上的部分光刻胶膜的步骤，通过使第一氧化膜从元件隔离区凹陷５－４０ｎｍ形成凹陷空间的步骤，通 过半导体衬底的第二氧化工艺在凹陷空间和沟槽内壁中形成第二氧化硅膜的步骤，在沟槽中的第二氧化膜上埋置元件隔离膜的步骤，清除半导体衬底上的抗氧化膜和第一氧化膜的步骤，以及在清除了第一氧化膜的半导体衬底的部分上形成栅介质膜 和栅电极的步骤。
【技术特征摘要】
JP 1997-2-18 033597/1997;JP 1997-4-30 112467/19971.半导体器件的制造工艺，包括下列步骤通过半导体衬底的第一氧化工艺在半导体衬底的电路形成面上形成第一氧化膜的步骤，在第一氧化膜上形成抗氧化膜的步骤，在抗氧化膜上形成光刻胶膜的步骤，清除所需部分处的部分光刻胶膜的步骤，清除部分抗氧化膜和第一氧化膜的步骤，在清除了第一氧化膜的部分中的半导体衬底上开挖沟槽的步骤，清除抗氧化膜上的部分光刻胶膜的步骤，通过使第一氧化膜从元件隔离区凹陷5-40nm形成凹陷空间的步骤，通过半导体衬底的第二氧化工艺在凹陷空间和沟槽内壁中形成第二氧化硅膜的步骤，在沟槽中的第二氧化膜上埋置元件隔离膜的步骤，清除半导体衬底上的抗氧化膜和第一氧化膜的步骤，以及在清除了第一氧化膜的半导体衬底的部分上形成栅介质膜和栅电极的步骤。2.根据权利要求1的工艺，其中抗氧化膜是氮化硅膜。3.半导体器件的制造工艺，包括下列步骤通过半导体衬底的第一氧化工艺在半导体衬底上形成第一氧化膜的步骤，在第一氧化膜上形成氮化硅膜的步骤，在抗氧化膜上形成光刻胶膜的步骤，清除所需部分处的部分光刻胶膜的步骤，从所需部...
【专利技术属性】
技术研发人员：石冢典男，三浦英生，池田修二，铃木范夫，松田安司，吉田安子，山本裕彦，小林正道，高松朗，清水博文，福田和司，堀部晋一，野添俊夫，
申请(专利权)人：株式会社日立制作所，日立超大规模集成电路系统株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。