半导体集成电路器件和用于制造半导体集成电路器件的方法技术

在一种含有高浓度氮气的气氛中实现一个ＷＮ↓［ｘ］膜２４的形成，所述ＷＮ↓［ｘ］膜２４构成一个具有多金属结构的栅电极７Ａ的阻挡层，从而在形成栅电极７Ａ之后的热处理步骤中，抑制Ｎ（氮）从ＷＮ↓［ｘ］膜２４中的释放。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路器件和一种用于制造半导体集成电路器件的技术，特别地，涉及一种当应用于制造一种具有多金属结构的MISFET(金属绝缘体半导体场效应晶体管)的半导体集成电路器件时有效的技术，其中用一个多晶硅和耐熔金属的膜叠层来形成栅电极。
技术介绍
关于对各种一般多金属栅或金属栅的描述例如能见于JapanesePatent Laid-Open No.Sho 60(1985)-89943；Japanese PatentLaid-Open No.Sho 61(1986)-150236；Japanese Patent Laid-OpenNo.Sho 60(1985)-72229；Japanese Patent Laid-Open No.Sho59(1984)-10271；Japanese Patent Laid-Open No.Sho 56(1981)-107552；Japanese Patent Laid-Open No.Sho 61(1986)-127123；Japanese Patent Laid-Open No.Sho 61(1986)-127124；Japanes本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，包括：（ａ）一个具有第一主表面的半导体集成电路芯片；（ｂ）在所述第一主表面上方的一个将硅作为主要成分之一的硅基表面区；（ｃ）一个在所述硅基表面区上方的栅绝缘膜；（ｄ）在所述栅绝缘膜上方 的一个将硅作为主要成分之一的硅基膜；（ｅ）一个在所述硅基膜上方淀积的含有Ｗ↓［２］Ｎ的氮化钨膜，所述氮化钨膜具有１ｎｍ或更大的厚度，并且具有７％或更大的氮含量；以及（ｆ）在所述氮化物膜上方的一个将钨或钼作为主要成分的耐熔金属 膜。

【技术特征摘要】
JP 2001-3-12 069518/011.一种半导体集成电路器件，包括(a)一个具有第一主表面的半导体集成电路芯片；(b)在所述第一主表面上方的一个将硅作为主要成分之一的硅基表面区；(c)一个在所述硅基表面区上方的栅绝缘膜；(d)在所述栅绝缘膜上方的一个将硅作为主要成分之一的硅基膜；(e)一个在所述硅基膜上方淀积的含有W2N的氮化钨膜，所述氮化钨膜具有1nm或更大的厚度，并且具有7％或更大的氮含量；以及(f)在所述氮化物膜上方的一个将钨或钼作为主要成分的耐熔金属膜。2.按照权利要求1的半导体集成电路器件，其中所述氮化物膜具有10％或更大的氮含量。3.按照权利要求2的半导体集成电路器件，其中所述氮化物膜具有13％或更大的氮含量。4.按照权利要求3的半导体集成电路器件，其中所述氮化物膜具有18％或更大的氮含量。5.按照权利要求1的半导体集成电路器件，还包括(g)在所述硅基膜与所述氮化物膜之间淀积一个硅化钨膜。6.一种半导体集成电路器件，包括(a)一个具有第一主表面的半导体集成电路芯片；(b)在所述第一主表面上方的一个将硅作为主要成分之一的硅基表面区；(c)一个在所述硅基表面区上方的栅绝缘膜；(d)在所述栅绝缘膜上方的一个将硅作为主要成分之一的第一硅基多晶膜；(e)一个在所述第一硅基多晶膜上方淀积的第二硅基多晶膜，所述第二硅基多晶膜比所述第一硅基多晶膜具有较小的平均晶粒尺寸，并且将硅作为主要成分之一；(f)一个在所述第二硅基多晶膜上方淀积的含有W2N的氮化钨膜，所述氮化钨膜具有1nm或更大的厚度，并且具有7％或更大的氮含量；以及(g)在所述氮化物膜上方的一个将钨或钼作为主要成分的耐熔金属膜。7.按照权利要求6的半导体集成电路器件，其中所述氮化物膜具有10％或更大的氮含量。8.按照权利要求7的半导体集成电路器件，其中所述氮化物膜具有13％或更大的氮含量。9.按照权利要求8的半导体集成电路器件，其中所述氮化物膜具有18％或更大的氮含量。10.按照权利要求6的半导体集成电路器件，其中所述第一硅基多晶膜部分地含有锗。11.按照权利要求6的半导体集成电路器件，其中所述第二硅基多晶膜部分地含有锗。12.一种用于制造半导体集成电路器件的方法，包括如下步骤(a)在一个硅基表面区上方形成一个栅绝缘膜，所述硅基表面区在一个晶片的第一主表面上方将硅作为主要成分之一；(b)在所述栅绝缘膜上方形成一个将硅作为主要成分之一的第一硅基膜；(c)用离子注入在所述第一硅基膜中掺杂一种杂质；(d)在所述步骤(c)之后，在所述第一硅基膜上方形成一个将硅作为主要成分之一的非掺杂第二硅基膜；(e)用溅射在所述第二硅基膜上方形成一个氮化钨膜，所述氮化钨膜在元件完成时将具有7％或更大的氮含量；以及(f)在所述氮化物膜上方形成一个将钨或钼作为主要成分的耐溶金属膜。13.按照权利要求12的用于制造半导体集成电路器件的方法，其中所述非掺杂第二硅基膜的杂质浓度在刚形成之后小于1.0×1017cm3。14.按照权利要求12的用于制造半导体集成电路器件的方法，其中所述非掺杂第二硅基膜在刚形成之后为非晶态或超细晶粒的聚集。15.按照权利要求13的用于制造半导体集成电路器件的方法，其中所述非掺杂第二硅基膜的杂质浓度在刚形成之后小于1.0×1014cm3。16.按照权利要求12的用于制造半导体集成电路器件的方法，其中所述氮化物膜具有10％或更大的氮含量。17.按照权利要求16的用于制造半导体集成电路器件的方法，其中所述氮化物膜具有13％或更大的氮含量18.按照权利要求17的用于制造半导体集成电路器件的方法，其中所述氮化物膜具有18％或更大的氮含量19.一种用于制造半导体集成电路器件的方法，包括如下步骤(a)在一个硅基表面区上方形成一个栅绝缘膜，所述硅基表面区在一个晶片的第一主表面上方将硅作为主要成分之一；(b)在所述栅绝缘膜上方形成一个将硅作为主要成分之一并且掺杂一种杂质的第一硅基膜；(c)在所述第一硅基膜上方形成一个将硅作为主要成分之一的非掺杂第二硅基膜；(d)用溅射在所述第二硅基膜上方形成一个氮化钨膜，所述氮化钨膜在元件完成时将具有7％或更大的氮含量；以及(e)在所述氮化物膜上方形成一个将钨或钼作为主要成分的耐溶金属膜。20.按照权利要求19的用于制造半导体集成电路器件的方法，其中所述非掺杂第二硅基膜的杂质浓度在刚形成之后小于1.0×1017cm3。21.按照权利要求19的用于制造半导体集成电路器件的方法，其中所述非掺杂第二硅基膜在刚形成之后为非晶态或超细晶粒的聚集。22.按照权利要求20的用于制造半导体集成电路器件的方法，其中所述非掺杂第二硅基膜的杂质浓度在刚形成之后小于1.0×1014cm3。23.按照权利要求19的用于制造半导体集成电路器件的方法，其中所述氮化物膜在元件完成时具有10％或更大的氮含量。24.按照权利要求23的用于制造半导体集成电路器件的方法，其中所述氮化物膜在元件完成时具有13％或更大的氮含量。25.按照权利要求24的用于制造半导体集成电路器件的方法，其中所述氮化物膜在元件完成时具有18％或更大的氮含量。26.按照权利要求19的用于制造半导体集成电路器件的方法，其中所述第一硅基膜的杂质浓度在刚形成之后小于1.0×1019cm3。27.一种用于制造半导体集成电路器件的方法，包括如下步骤(a)在一个硅基表面区上方形成一个栅绝缘膜，所述硅基表面区在一个晶片的第一主表面上将硅作为主要成分之一；(b)在所述栅绝缘膜上方形成一个将硅作为主要成分之一的硅基膜；(c)在所述硅基膜上方形成一个将钨作为主要成分之一的第一耐熔金属膜；(d)在所述第一耐熔金属膜上方形成一个含有氮化钨的氮化物膜；(e)在所述步骤(c)或(d)之后，用离子注入在所述硅基膜中掺杂一种杂质；以及(f)在所述氮化物膜上方形成一个将钨或钼作为主要成分的第二耐溶金属膜。28.按照权利要求27的用于制造半导体集成电路器件的方法，还包括一个在所述步骤(f)之后的步骤，以用离子注入在所述硅基膜中掺杂一种杂质。29.按照权利要求27的用于制造半导体集成电路器件的方法，其中所述步骤(d)在所述步骤(e)之后。30.按照权利要求27的用于制造半导体集成电路器件的方法，其中所述氮化物膜在元件完成时具有10％或更大的氮含量。31.按照权利要求30的用于制造半导体集成电路器件的方法，其中所述氮化物膜在元件完成时具有13％或更大的氮含量。32.按照权利要求31的用于制造半导体集成电路器件的方法，其中所述氮化物膜在元件完成时具有18％或更大的氮含量。33.一种用于制造半导体集成电路器件的方法，包括如下步骤(a)在一个硅基表面区上方形成一个栅绝缘膜，所述硅基表面区在一个晶片的第一主表面上方将硅作为主要成分之一；(b)在所述栅绝缘膜上方形成一个将硅作为主要成分之一的硅基膜；(c)在所述硅基膜上方形成一个将硅化钨作为主要成分的膜；(d)在所述第一耐熔金属膜上方形成一个含有氮化钨的氮化物膜；以及(e)在所述氮化物膜上方形成一个将钨或钼作为主要成分的第二耐溶金属膜。34.一种用于制造半导体集成电路器件的方法，...

【专利技术属性】
技术研发人员：山本直树，田边义和，小粥敬成，吉田武彦，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]