具有碳堆叠电容器的DRAM制造技术

公开了一种ＤＲＡＭ堆叠电容器及其其制造方法。该ＤＲＡＭ堆叠电容器形成有包括导电碳层的第一电容器电极、电容器介电层和第二电容器电极。

【技术实现步骤摘要】

本专利技术一般涉及DRAM堆叠电容器及其制造方法。
技术介绍
半导体存储器器件如DRAM(动态随机存取存储器)由每个都包括传输器件和存储电容器的多个存储单元形成。在任意存储单元中的数字状态，例如“1”或“0”状态，与存储电容器上的电荷量有关。传输器件连接在存储电容器和能够访问存储电容器的DRAM的支撑区域之间，以使存储电容器充电和放电，即写入和读出逻辑状态。传输器件一般构成n沟道MOSFET(金属-氧化物-半导体场效应晶体管)，具有连接至存储电容器的其源区，以及经由位线连接至支撑区域的电路器件(例如，读出放大器)的其漏区。MOSFET传输器件当经由字线施加栅电压时通过改变其沟道导电性而使存储电容器充电或放电。已知的存储电容器是堆叠电容器类型或者是沟槽电容器类型。前者位于半导体衬底尤其是硅晶片上，包括有源器件，例如由适当的半导体区域组成的晶体管或二极管。后者位于延伸到半导体衬底中的沟槽内。利用堆叠电容的当前DRAM使用金属或掺杂的多晶硅作为电容器电极材料。然而，多晶硅具有低的导电率，其会导致在分离堆叠电容器的第一和第二电容器电极的电容器介电层附近的电荷耗尽。因此，有效的电介质厚度增加会导致存储电容器的电容值降低。此外，高的高宽比结构内的掺杂(例如，在开口内包括多晶硅的第一电极的掺杂)需要导致生产成本增加的几个工艺步骤。金属作为电容器电极的材料难以共形地沉积并且蚀刻是很困难的，因此需要复杂的电容器结构提供用于存储电容器的足够的电容值。
技术实现思路
在一个实施例中，本专利技术提供一种随机存取存储器、DRAM堆叠电容器及其制造方法。DRAM堆叠电容器形成有包括导电碳层的第一电容器电极、电容器介电层和第二电容器电极。附图说明包括了附图来提供本专利技术的进一步理解，并且将附图并入和构成该说明书的一部分。各图示例了本专利技术的实施例，并且与该说明一起用于解释本专利技术的原理。本专利技术的其它实施例和本专利技术许多预期的优点将容易理解，通过参考以下的详细描述更好地理解。图的元件未必相互成比例。相同的附图标记指定相应的相似部分。图1(a)-(e)是在根据本专利技术的后续工艺步骤期间DRAM堆叠电容器的一个示范性实施例的截面图的图解。具体实施例方式在下面的详细说明中，进行参考附图，附图形成说明的一部分，且其中借助示例示出了其中可实施本专利技术的具体实施例。在这点上，参考所描述的图的取向使用方向性术语，如“顶部”、“底部”、“前”、“后”、“头”、“尾”等。因为本专利技术的实施例的组件可以以许多不同的取向设置，为了示例使用方向性术语并且不起任何限定作用。要理解的是，可利用其它的实施例，并且在不脱离本专利技术范围的前提下可进行结构或逻辑的改变。因此，以下的详细描述不起限定意义，并且本专利技术的范围由附加的权利要求所限定。在一个实施例中，本专利技术提供一种DRAM堆叠电容器，具有提供于导电区上的第一电容器电极、提供于第一电容器电极上的电容器介电层、提供于电容器介电层上的第二电容器电极，该导电区电连接至半导体衬底内的存储单元的传输器件，并且该第一电容器电极具有导电碳层。例如，当与接触插塞相接触以便防止接触插塞和第一电极之间的材料扩散时，导电区还可用作阻挡扩散区。此外，导电区还可防止插塞的氧化，并且在进一步的处理步骤之后它还必须保持导电。导电区可由TiN、TaN、TaSiN或其组合制成。然而还可应用适合于用作阻挡扩散区的可选材料或材料的组合。导电区还可接触传输器件的半导体区域，例如有源硅。在该情况下，导电区可由TiSix、CoSix、NiSix或掺杂的半导体材料如掺杂的硅制成。当使用薄电介质时，电容器电介质优选包括高k材料以获得大电容。作为高k材料，例如，可使用金属氧化物如Al2O3、Ta2O5或TiO2、铁电材料、BST(BaxSr1-x)TiO2、SrTiO3、PZT Pb(Zrx，Ti1-x)O3或SBT SrBi2Ta2O9。优选将传输器件形成为MOSFET。然而，还可使用适合于访问存储电容器的其它类型的器件作为传输器件。形成为碳层的第一电容器电极优选包括0.2至2mΩcm范围内的电导率。这能够使电容器介电层附近的电荷耗尽层相比电容器介电层的厚度保持得很小，以使电容器电介质的总有效厚度保持得尽可能小。具有近似1mΩcm电导率的碳层能够使耗尽层的厚度减小到例如0.5nm以下。由于碳的沉积工艺共形于超过50的高宽比，碳层尤其适合作为具有高的高宽比几何形状的电容器的第一电容器电极，例如具有侧壁电极的电容器。此外，例如使用氧或氢等离子体，可以容易地蚀刻碳层。优选第一电极具有冠状几何形状，其具有包括其内表面和外表面的侧壁。关于利用高的高宽比结构，即相比侧壁距离的高侧壁的恒定芯片面积，这种电极几何形状能够实现高的电容值。侧壁优选具有5至20nm范围内的平均厚度。由于沉积工艺，侧壁的厚度通常从侧壁的顶部向下到底部，即到导电区略微变化。因此，平均厚度考虑了这种变化。对于具有100nm的由碳制成的第一电容器电极的外径、50nm的第一电容器电极的内径、2μm的高度、具有3nm厚的电容器介电层和ε1＝10(例如Al2O3)的介电常数即相对电容率、以及由碳制成的第二电容器电介质的堆叠电容器，获得了30fF范围的电容值。这样的值适合于DRAM存储电容器。在一个实施例中，优选将至少第一电极的外表面图案化，以增加其有效的表面积。该图案可以是不规则形状的，例如粗糙的表面，或是规则形状的，例如波纹状侧壁。有效的侧壁表面积的这种增加导致了电容值相比平滑表面积的增加。在优选实施例中，第一电容器电极、电容器介电层和第二电容器电极形成平面电容器。优选第二电极包括导电的碳层。这能够获得具有大高宽比的电容器结构。在另一优选实施例中，第二电容器电极包括金属层。该金属层可例如利用合适的沉积法如CVD(化学汽相沉积)、PVD(物理汽相沉积)或反应溅射，由材料Pt、Ir、Ru、Pd中的一种形成。然而，该材料选择不限制于上述金属，并且可包括另外的金属。此外，例如，第二电容器层还可包括金属氧化物，如IrO2或RuO2。根据本专利技术，描述了一种用于制造DRAM堆叠电容器的方法，包括提供表面上具有至少导电区的半导体衬底，由此该导电区连接至半导体衬底内的DRAM存储单元的传输器件。在该表面上形成牺牲层，图案化该牺牲介电层以在导电区上在其中提供开口，形成覆盖开口内的侧壁和导电区以及牺牲层表面的导电碳层，使该导电碳层凹进直到该牺牲层的表面，以在该开口内提供第一电容器电极，移除该牺牲层，在该第一电容器电极上形成电容器介电层，以及在所述的电容器介电层上形成第二电容器电极。尤其关于其对于导电区和未被导电区覆盖的半导体衬底的相邻表面区的蚀刻特性以及蚀刻选择性，来选择该牺牲介电层的材料。该相邻的表面区还可包括当移除牺牲层时以提高蚀刻选择性的蚀刻停止层。例如，牺牲介电层可以是SiO2层，并且该蚀刻停止层可以是Si3N4层。然而，许多其它材料适合于提供关于牺牲介电层的合适的蚀刻选择性和蚀刻性质。当使用SiO2作为牺牲介电层时，氟酸可用作蚀刻溶液。通常通过蚀刻步骤进行图案化所述的牺牲介电层，作为光刻限定的抗蚀剂图案转印到牺牲介电层。通常通过抗蚀剂沉积、通过掩模在所述抗蚀剂上适当的辐射曝光(例如DUV光或电子束)以及抗蚀剂的显影来获得抗蚀剂图案本文档来自技高网...

【技术保护点】
一种ＤＲＡＭ堆叠电容器，包括：提供于导电区上的第一电容器电极，该导电区电连接至半导体衬底内的存储单元的传输器件，该第一电容器电极包括导电碳层；提供于该第一电容器电极上的电容器介电层；以及提供于该电容器介电层上的第二电 容器电极。

【技术特征摘要】
US 2005-6-30 11/1708861.一种DRAM堆叠电容器，包括提供于导电区上的第一电容器电极，该导电区电连接至半导体衬底内的存储单元的传输器件，该第一电容器电极包括导电碳层；提供于该第一电容器电极上的电容器介电层；以及提供于该电容器介电层上的第二电容器电极。2.如权利要求1的DRAM堆叠电容器，包括其中该第一电容器电极具有0.2至2mΩcm范围内的电导率。3.如权利要求2的DRAM堆叠电容器，其中该第一电容器电极是冠状几何形状，具有包括内表面和外表面的侧壁。4.如权利要求3的DRAM堆叠电容器，其中该侧壁具有5至20nm范围内的平均厚度。5.如权利要求4的DRAM堆叠电容器，其中将第一电容器电极的至少外表面进行图案化，以增加有效的表面积。6.如权利要求2的DRAM堆叠电容器，其中该第一电容器电极、该电容器介电层和该第二电容器电极形成平面电容器。7.如权利要求1的DRAM堆叠电容器，其中该第二电容器电极包括另外的导电碳层。8.如权利要求1的DRAM堆叠电容器，其中该第二电容器电极包括金属层。9.一种用于制造DRAM堆叠电容器的方法，包括提供在其表面上包括至少导电区的半导体衬底，而该导电区连接至该半导体衬底内的DRAM存储单元的传输器件；在该表面上形成牺牲介电层；图案化该牺牲介电层以在该导电区上在其中提供开口；形成覆盖该开口内的该导电区和侧壁以及该牺牲介电层的表面的导电碳层；使该导电碳层凹进直至该牺牲介电层的表面，以在该开口内提供第一电容器电极；移除该牺牲介电层；在该第一电容器电极上形成电容器介电层；以及在该电容器介电层上形成第二电容...

【专利技术属性】
技术研发人员：A格拉哈姆，G迪斯伯格，W施泰因赫格尔，
申请(专利权)人：秦蒙达股份公司，
类型：发明
国别省市：DE[德国]