在一种包括存储单元阵列的半导体存储器中，每个存储单元包括沟槽电容器和选择晶体管，沟槽电容器包括内部电极、外部电极以及配置在内部电极和外部电极之间的电介质层，选择晶体管包括第一源／漏区、第二源／漏区以及配置在第一源／漏区和第二源／漏区之间凹槽中的沟道区，每个存储单元的沟槽电容器和选择晶体管并排配置，选择晶体管的第一源／漏区电连接到沟槽电容器的内部电极，其中形成有选择晶体管沟道区的凹槽自对准地位于存储单元的沟槽电容器和相邻存储单元的沟槽电容器之间。
【技术实现步骤摘要】
本专利技术涉及一种包含存储单元阵列的半导体存储器及其制造方法，更具体地，涉及这样一种包含存储单元阵列的半导体存储器及其制造方法，其中每个存储单元包括一个沟槽电容器和一个具有凹入式栅极的选择晶体管。
技术介绍
在动态随机存取存储器(DRAM)中，主要通过由选择晶体管和存储电容器构成的单晶体管存储单元实现应用，其中信息以电荷的形式存储在存储电容器中。DRAM包括以行和列的方式连接的存储单元阵列。通常，行被指定为字线(word lines)，列线被指定为位线(bit lines)。存储单元的选择晶体管和存储电容器以这种方式彼此连接，当通过字线驱动选择晶体管时，可以通过位线读入和读出存储电容器的电荷。DRAM技术开发中的一个焦点是存储电容器。为了在不断按比例缩小存储单元阵列的情况下提供足够的存储电容，已经开发了三维存储电容器。这种三维存储电容器通常在DRAM存储单元中包含有沟槽电容器。在这种沟槽电容器的情况下，在半导体衬底上刻蚀沟槽，并在沟槽中填充电介质层和第一内部存储电极。半导体衬底的相邻区域作为第二外部存储电极。DRAM存储单元的选择晶体管优选地形成为除沟槽电容器之外的平面半导体表面上的场效应晶体管。选择晶体管具有第一源/漏电极、第二源/漏电极以及位于它们之间的有源区。在有源区上设置栅绝缘层和栅极电极，作为平板电容器，由此可以影响有源区中的电荷密度，以便在第一源/漏电极和第二源/漏电极之间形成或阻断电流传导通道。选择晶体管的源/漏电极之一连接到沟槽电容器的内部存储电极。除了沟槽电容器之外，选择晶体管也是技术开发的课题。用作选择晶体管的小尺寸场效应晶体管的性能受到短沟槽效应的影响。为了减小结漏电流，已经开发了具有形成在凹槽中的栅极的场效应晶体管，从而获得小的临界尺寸和长的沟槽。最初由硅晶片制成的DRAM晶片借助于硅平面技术制造。通过光刻技术进行硅晶片的结构化，以形成单独的DRAM元件。首先通过辐照敏感薄膜中的光掩模生成期望的元件结构，再借助于特定的刻蚀工艺转变成位于光掩模下面的层。随着DRAM单元的结构尺寸变得越来越小，更需要关注单元结构的几何条件和工艺过程，特别是光刻处理的覆盖公差和选择晶体管的电性能。位于不同光刻层上的临界单元结构之间的间隔必须以这样一种方式选择，即单元结构的准确覆盖的最大可能偏差不能损害存储元件的功能。根据DRAM单元的原理，沟槽电容器和选择晶体管的栅极之间的间隔是最关键的距离之一。结构尺寸的减小意味着沟槽电容器的内部存储电极之间的界面向更靠近选择晶体管沟道区的方向移动。然而，栅极层相对于沟槽电容器层的光刻覆盖偏差阻止了沟槽电容器和选择晶体管的栅极之间间隔的进一步最小化。这一缺点特别会在如果将选择晶体管用作具有凹入式栅极的场效应晶体管的情况下出现。现有技术解决这一问题的方案包括引入新的光刻工具。然而，为减小选择晶体管的栅极层相对于沟槽电容器层的覆盖公差而改善的光刻装置不能保证起始于65nm技术形成的足够的层覆盖精度。
技术实现思路
在本专利技术的一个实施例中，提供了一种半导体存储器和一种形成这种半导体存储器的方法，它克服了上面提到的已知器件和方法的缺点。根据本专利技术，所提供的半导体存储器和形成这种半导体存储器的方法改善了具有凹入式电极的选择晶体管的栅极层相对于沟槽电容器层的覆盖精度。根据本专利技术，提供了包括存储单元阵列的半导体存储器和形成这种半导体存储器的方法，其中每个存储单元包括沟槽电容器和选择晶体管，沟槽电容器包括内部电极、外部电极以及配置在内部电极和外部电极之间的电介质层，选择晶体管包括第一源/漏区、第二源/漏区以及配置在第一源/漏区和第二源/漏区之间凹槽中的沟道区，每个存储单元的沟槽电容器和选择晶体管并排配置，选择晶体管的第一源/漏区电连接到沟槽电容器的内部电极，其中形成有选择晶体管沟道区的凹槽自对准地位于存储单元的沟槽电容器和相邻存储单元的沟槽电容器之间。根据本专利技术，选择晶体管的凹入式栅极相对于沟槽电容器自对准地形成。因此，在沟槽电容器层和具有凹入式栅极的选择晶体管层之间不会发生覆盖偏差。根据本专利技术，不需要相对沟槽电容器对具有凹入式栅极的选择晶体管进行定位的调整步骤。因此，可以减小选择晶体管的凹入式栅极和沟槽电容器之间的间隔。通过使选择晶体管的凹入式栅极更靠近沟槽电容器来减小面积需求，这可以用于使存储单元更小，或者加大沟槽电容器的直径以增大电容器电容，从而改善单元性能。可选地，通过减小选择晶体管的凹入式栅极和沟槽电容器之间的间隔而获得的空间盈余可以用来增大选择晶体管的源/漏电极和位线之间的接触面积，这将带来更低的接触电阻，从而在位线层相对于选择晶体管的源/漏区层的覆盖步骤中提供更大的工艺窗口。根据本专利技术的另一实施例，选择晶体管的栅极凹槽和存储单元的沟槽电容器之间的间隔大致对应选择晶体管的栅极凹槽和相邻存储单元的沟槽电容器之间的间隔。根据本专利技术的另一实施例，存储单元成行和列排布，其中每个存储单元的沟槽电容器和选择晶体管沿着分配为行的位线并垂直于分配为列的字线排列。根据本专利技术的另一实施例，选择晶体管的源/漏区之一通过掩埋条区电连接到沟槽电容器的内部存储电极。根据本专利技术的一个实施例，形成沟槽电容器阵列的步骤包括在半导体衬底上刻蚀沟槽阵列，在所述沟槽的下部附近掺杂半导体衬底以形成外部电极，在沟槽的壁上配置电介质层，使用第一导电材料填充沟槽以形成内部存储电极，刻蚀所填充的第一内部存储电极至第一沟槽深度，使用第一绝缘层覆盖内部电极之上的暴露的沟槽壁，使用第二导电材料填充沟槽以形成与内部存储电极的电连接，刻蚀第二导电材料到小于第一深度的第二沟槽深度，去除沟槽壁上覆盖的第一绝缘层，使用第三导电材料填充沟槽，以在沟槽的壁区域形成掩埋条的方式刻蚀第三导电材料，使用第二绝缘材料填充沟槽，并以使第二绝缘材料凸出的方式在第二绝缘材料和相邻区域之间形成台阶，；其中形成选择晶体管阵列的步骤包括在作为隔离层的第二绝缘材料上选择生长的步骤，所述隔离层的厚度大致对应选择晶体管的沟道区和沟槽之间的间隔，以隔离层为掩模在半导体衬底上刻蚀凹槽阵列，在凹槽的壁上配置栅绝缘层，使用第四导电材料填充凹槽以形成栅极，刻蚀第四导电材料到第三凹槽深度，使用第三绝缘层覆盖第四导电材料之上的暴露的凹槽壁，使用第二导电材料填充凹槽以形成与栅极的电连接，刻蚀隔离层，在凹槽的两侧掺杂半导体衬底向下至第三凹槽深度以形成第一源/漏区和第二源/漏区，第一源/漏区在沟槽的壁区域与掩埋条相邻。根据本专利技术的另一实施例，在邻近填充沟槽的第二绝缘材料的区域上形成衬垫层(pad layer)，其中通过各向异性地和选择性地刻蚀衬垫层至第二绝缘材料以在第二绝缘材料和相邻区域之间形成台阶。根据本专利技术的另一实施例，沟槽顶部上的第二绝缘材料是顶部具有多晶硅层的多层系统，其中选择生长在第二绝缘材料上的隔离层是多晶硅隔离层。根据本专利技术的另一实施例，多晶硅隔离层在沉积之后进行氧化。根据本专利技术的另一实施例，衬垫多层系统作为用来刻蚀沟槽的刻蚀掩模，所述多层系统包括作为底层的氧化物层。根据本专利技术的另一实施例，对用于在沟槽的壁区域上形成掩埋条的第三导电材料的掺杂进行选择，从而考虑后续工序的温度安排使得掺杂剂向外扩散足够的量，以保证沟槽电容器的内部存储电极与选择晶体管的第二源/漏本文档来自技高网...
【技术保护点】
一种半导体存储器，包括存储单元阵列，每个存储单元包括：沟槽电容器，所述沟槽电容器包括内部电极、外部电极以及配置在内部电极和外部电极之间的电介质层；和选择晶体管，所述选择晶体管包括第一源／漏区、第二源／漏区以及配置在第一源／漏 区和第二源／漏区之间凹槽中的沟道区，其中每个存储单元的沟槽电容器和选择晶体管并排配置，选择晶体管的第一源／漏区电连接到沟槽电容器的内部电极，以及其中形成有选择晶体管沟道区的凹槽自对准地位于存储单元的沟槽电容器和相邻存储单元的 沟槽电容器之间。
【技术特征摘要】
US 2005-8-18 11/2063061.一种半导体存储器，包括存储单元阵列，每个存储单元包括沟槽电容器，所述沟槽电容器包括内部电极、外部电极以及配置在内部电极和外部电极之间的电介质层；和选择晶体管，所述选择晶体管包括第一源/漏区、第二源/漏区以及配置在第一源/漏区和第二源/漏区之间凹槽中的沟道区，其中每个存储单元的沟槽电容器和选择晶体管并排配置，选择晶体管的第一源/漏区电连接到沟槽电容器的内部电极，以及其中形成有选择晶体管沟道区的凹槽自对准地位于存储单元的沟槽电容器和相邻存储单元的沟槽电容器之间。2.权利要求1所述的半导体存储器，其中存储单元的选择晶体管的栅极凹槽和沟槽电容器之间的间隔基本上对应相邻存储单元的选择晶体管的栅极凹槽和沟槽电容器之间的间隔。3.权利要求1所述的半导体存储器，其中存储单元成行和列排布，其中每个存储单元的沟槽电容器和选择晶体管沿着分配为行的位线排列并垂直于分配为列的字线排列。4.权利要求1所述的半导体存储器，其中选择晶体管的第一源/漏区通过掩埋条区电连接到沟槽电容器的内部电极。5.一种在半导体衬底上形成半导体存储器的方法，包括用半导体衬底形成沟槽电容器阵列，每个沟槽电容器包括内部电极、外部电极以及配置在内部电极和外部电极之间的电介质层；和形成选择晶体管阵列，每个选择晶体管包括第一源/漏区、第二源/漏区以及配置在第一源/漏区和第二源/漏区之间凹槽中的沟道区，其中每个存储单元的沟槽电容器和选择晶体管并排配置，选择晶体管的第一源/漏区电连接到沟槽电容器的内部电极，以及其中形成有选择晶体管沟道区的凹槽自对准地位于存储单元的沟槽电容器和相邻存储单元的沟槽电容器之间。6.权利要求5所述的方法，其中形成沟槽电容器阵列包括在半导体衬底中刻蚀沟槽阵列；在沟槽的下部周围掺杂半导体衬底以形成外部电极；在沟槽的壁上配置电介质层；使用第一导电材料填充沟槽以形成内部电极；将填充的第一内部电极刻蚀至第一沟槽深度；使用第一绝缘层覆盖内部电极之上的暴露的沟槽壁；使用第二导电材料填充沟槽以形成与内部电极的电连接；刻蚀第二导电材料至小于第一深...
【专利技术属性】
技术研发人员：G恩德尔斯，M施特拉泽，P福伊格特，B菲舍尔，
申请(专利权)人：奇梦达股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。