具有非对称传输栅沟道掺杂的像素及制造该像素的方法技术

一种像素，包括第一导电类型的衬底、具有与第一导电类型相反的第二导电类型并且被配置来将入射光转换成电荷的光电探测器、第二导电类型的浮动扩散以及在光电探测器与浮动扩散之间的传输区域。在传输区域上形成栅，该栅与光电探测器部分重叠并且被配置成从光电探测器向浮动扩散传输电荷。第一导电类型的钉扎层从所述栅至少延伸跨越光电探测器。第一导电类型的沟道区域一般从该栅的中点至少延伸跨越光电探测器，该沟道区域是通过注入第一导电类型的掺杂剂而形成的，并且其浓度使得该传输区域的接近光电探测器的掺杂剂浓度高于接近浮动扩散的掺杂剂浓度。

【技术实现步骤摘要】

技术介绍
比起采用3晶体管CMOS图像传感器的摄影机，采用4晶体管像素结构(其具有埋入式门控二极管)的互补金属氧化物半导体(CMOS)图像传感器的数字摄影机通常提供更好的图像质量，因为埋入式光电二极管配置减少了表面产生的电流量，从而减少了暗电流，并且还因为用于访问光电二极管的传输栅允许使用相关的双采样，从而降低了噪声。然而，如下所述，可能在除了光电二极管之外的像素区域中产生暗电流。4晶体管像素典型地包括光电二极管、电荷到电压转换区域(“浮动扩散”)和电荷传输区域。在衬底(例如硅)中构建光电二极管和浮动扩散，而电荷传输区域则典型地是位于二极管和浮动扩散之间的MOSFET(“传输栅”)。像素具有两个操作模式，电荷收集或集中(integration)模式和电荷传输或读出模式。在所述集中之前，将浮动扩散设成“高”电压并且开启传输栅，以便从光电二极管提取所有电子并使其变得“完全耗尽”。在集中期间，把传输栅保持在低电压(例如接地)，并且将该二极管曝光并收集由光生成的电子。在集中周期结束时，在读出模式期间，再次将浮动扩散设成“高”电压并且开启传输栅，以便将电子从光电二极管经由电荷传输区域传输到浮动扩散。电荷传输区域本质上是“通常关闭”的沟道区域或者增强模式类型的NMOSFET。在集中期间，“关闭”传输栅。然而，即使关闭了传输栅，也可能在该沟道区域的表面中产生电流，特别是在离光电二极管最近的区域中。该电流对暗电流有所贡献，并且由不同于入射光的源(例如热)产生。因为它靠近光电二极管，所以该暗电流可能在集中期间泄露入光电二极管，因此导致“噪声”并且限制像素的成像性能。为了减少在该区域中产生的暗电流，一类像素结构采用具有基本上沿者注入有掺杂剂的传输栅的整个长度和宽度延伸的表面区域的电荷传输区域，该掺杂剂增强该电荷传输区域相对于衬底的导电性。通过以这种方式来增强导电性，当该传输栅被保持在低电压电平时，电荷传输区域的表面区域聚积有“空穴”，以便在该区域内抑制暗电流的产生。图像质量也可能受到从光电二极管到浮动扩散的不完全电荷传输和表面下泄露电流的不利影响。在电荷传输周期期间，将传输栅电压设成“高”。当电荷被从光电二极管传输到浮动扩散时，浮动扩散的电势开始下降，而光电二极管的电势则开始上升。如果浮动扩散的电势下降到传输栅沟道表面电势的电平，那么当把传输栅电压朝接地下降时，正在从光电二极管传输的电荷中的一些可能保留在传输栅沟道区域中直到电荷传输周期结束。这时，一些这种电荷(即电子)可能返回到光电二极管而不是被传输到浮动扩散。这有时被称作“回溢(spill-back)”或“回溅(slosh-back)”。这种不完全的电荷传输可能影响在下个集中周期期间聚积和传输的电荷量，从而产生图像滞后或者时间噪声。当电子从光电二极管区域转移动到浮动扩散时，在集中期间出现表面下泄漏。这种泄漏将导致对于在集中周期期间收集的电荷量的不正确读取，因此降低了图像质量。虽然上述结构通常在通过将掺杂剂注入整个电荷传输区域以增强相对于衬底的导电性从而减少暗电流方面是有效的，但是这种结构并没有解决表面下泄漏电流和由于电荷回溢导致的图像滞后的问题。
技术实现思路
一方面，本专利技术提供一种像素，其包括第一导电类型的衬底、具有与第一导电类型相反的第二导电类型并且被配置来将入射光转换成电荷的光电探测器、具有第二导电性的浮动扩散以及在该光电探测器与该浮动扩散之间的传输区域。在该传输区域上方形成一个栅，该栅与该光电探测器部分重叠并且被配置成从光电探测器到浮动扩散传输电荷。第一导电类型的钉扎(pinning)层从该栅至少延伸跨越该光电探测器。第一导电类型的沟道区域一般从该栅的中点至少延伸跨越该光电探测器并且是通过注入第一导电类型的掺杂剂而形成的，其浓度使得该传输区域的接近光电二极管的掺杂剂浓度比接近浮动扩散的掺杂剂浓度更高。附图说明参照附图能更好地理解本专利技术的各实施例。附图中的元件不必是相互成比例的。相同的附图标记表示相应的类似部件。图1是说明依据本专利技术的像素的一个实施例的示意框图。图2是说明示例性掺杂剂浓度等高线的图1的像素的一部分的横截面视图。图3A是说明在图2的像素中以恒定深度注入的硼和磷的示例性浓度的曲线图。图3B是说明在图2的像素中以恒定深度注入的硼和磷的示例性浓度的曲线图。图3C是说明在图2的像素中以恒定深度注入的硼和磷的示例性浓度的曲线图。具体实施例方式在随后的详细描述中对附图进行参照，其中以举例的方式说明可以用于实践本专利技术的特定实施例。在这方面，诸如“顶部”、“底部”、“正面”、“背面”、“前”、“后”等等方位术语用于参照所描述的图的指向。因为本专利技术各实施例的组件可以被定位成许多不同的指向，所以使用方位术语是为了说明而非限制的目的。应当理解，可以使用其它实施例，并且在不脱离本专利技术的范围的情况下可以作出结构以及逻辑上的改变。因此，随后的详细描述并没有限制的意义，本专利技术的范围由所附权利要求书限定。图1的示意框图说明根据本专利技术采用非对称沟道掺杂的CMOS像素30的一个实施例。像素30包括第一导电类型的衬底32和光电探测器34，该光电探测器34是由具有与第一导电类型相反的第二导电类型的注入物形成的，并且被配置来在集中周期期间收集入射光以及将入射光转换成电荷。光电探测器34可以是光电二极管或者钉扎光电二极管(pinned-photodiode)。所说明的CMOS像素30通常指4晶体管、埋入式门控光电二极管像素，其中光电探测器34包含钉扎光电二极管。在具有第二导电类型的注入物的衬底32中形成浮动扩散区域36。衬底32的传输区域38在光电二极管34和浮动扩散36之间延伸。在传输区域38上方形成传输栅(TX)40(有时称作访问晶体管)，并且该传输栅与光电二极管34至少部分重叠。绝缘层42将TX栅40与衬底32的表面44分离。第一导电类型的钉扎层46一般被定位在表面44和光电探测器34之间，并且从TX栅40至少延伸跨越光电二极管34。具有相对于衬底32增强的导电类型的沟道区域48至少部分地与钉扎层46重合，并且处于比钉扎层46更深的深度。沟道区域48一般从TX栅40的中点至少延伸跨越光电二极管34，以使得沟道区域48和光电二极管34形成结。该传输区域38的接近光电二极管34的掺杂剂浓度比接近浮动扩散36的掺杂剂浓度更高。实际上，用与衬底32相同导电类型的掺杂剂对传输区域38进行非对称掺杂，使得该传输区域38的接近光电二极管34的掺杂剂浓度比接近浮动扩散36的掺杂剂浓度更高。在一个实施例中，如图所示，衬底32是p型导电类型(例如p型硅)，光电二极管34与浮动扩散36是n型导电类型。在一个实施例中，钉扎层46和沟道区域48包括和衬底32相同类型的附加掺杂剂，如所示的p型。在一个实施例中，衬底32、钉扎层46和沟道区域48的掺杂剂包括硼。在一个实施例中，衬底32、钉扎层46和沟道区域48的掺杂剂选自由硼、铝、镓和铟构成的组。在一个实施例中，光电二极管34和浮动扩散36的掺杂剂包含磷。在一个实施例中，光电二极管34和浮动扩散区的掺杂剂选自由磷和砷构成的组。像素30进一步包括复位(RST)晶体管52、行选择(RS)晶体管54和源跟随器(SF)晶体管56。复位晶体管52的源极耦合到浮动扩散本文档来自技高网...

【技术保护点】
一种像素，包含：第一导电类型的衬底具有与第一导电类型相反的第二导电类型并且被配置来将入射光转换成电荷的光电探测器；第二导电类型的浮动扩散；在该光电探测器与该浮动扩散之间的传输区域；在该传输区域上形成的 栅，该栅与该光电探测器部分重叠并且被配置成从该光电探测器向该浮动扩散传输所述电荷；第一导电类型的钉扎层，其从该栅至少延伸跨越该光电探测器；以及第一导电类型的沟道区域，其一般从该栅的中点至少延伸跨越该光电探测器，其中该沟道区域 是由第一导电性的掺杂剂的注入物形成的，其浓度使得该传输区域的接近该光电二极管的掺杂剂浓度比接近该浮动扩散的掺杂剂浓度更高。

【技术特征摘要】
US 2005-6-3 11/1443041.一种像素，包含第一导电类型的衬底具有与第一导电类型相反的第二导电类型并且被配置来将入射光转换成电荷的光电探测器；第二导电类型的浮动扩散；在该光电探测器与该浮动扩散之间的传输区域；在该传输区域上形成的栅，该栅与该光电探测器部分重叠并且被配置成从该光电探测器向该浮动扩散传输所述电荷；第一导电类型的钉扎层，其从该栅至少延伸跨越该光电探测器；以及第一导电类型的沟道区域，其一般从该栅的中点至少延伸跨越该光电探测器，其中该沟道区域是由第一导电性的掺杂剂的注入物形成的，其浓度使得该传输区域的接近该光电二极管的掺杂剂浓度比接近该浮动扩散的掺杂剂浓度更高。2.如权利要求1所述的像素，其中，所述光电探测器包含光电二极管，并且其中所述沟道区域至少部分地与所述钉扎层重合并且处于比该钉扎层更深的深度，并且该沟道区域与该光电二极管形成结。3.如权利要求1所述的像素，其中所述电荷包含电子并且所述掺杂剂包含固定的带负电的离子，并且其中在电荷传输过程期间，当给所述栅通电时，由接近所述光电探测器的较高掺杂剂浓度的带负电的离子产生的静电势比由接近所述浮动扩散的较低掺杂剂浓度的带负电的离子产生的静电势更低，从而使得所述较高掺杂剂浓度形成对于该光电探测器的屏障，并且当对所述栅断电时该传输区域中的电子流动到该浮动扩散。4.如权利要求1所述的像素，其中所述掺杂剂浓度一般从基本上所述栅的中点到该栅和所述光电探测器的重叠区域增加。5.如权利要求1所述的像素，其中所述掺杂剂浓度在所述栅和浮动扩散的重叠区域中处于第一水平，在该栅的中部区域处于增量地低于第一水平的第二水平，并且在该栅和光电探测器的重叠区域中处于高于第一水平的第三水平。6.如权利要求5所述的像素，其中，跨越所述光电探测器的超出与所述栅的重叠区域的长度和宽度、所述掺杂剂浓度基本上处于第三电平，以便在该光电探测器和所述衬底的表面之间形成钉扎层的至少一部分。7.如权利要求5所述的像素，其中，跨越所述浮动扩散的超出与所述栅的重叠区域的长度和宽度、所述掺杂剂浓度基本上处于第一电平。8.如权利要求1所述的像素，包括一般从所述栅的中点延伸进入所述浮动扩散的非对称反击穿注入物，其中该反击穿注入物是由第一导电性的掺杂剂的注入物形成的，其浓度使得接近该浮动扩散的所述掺杂剂浓度高于接近该栅中点的所述掺杂剂浓度。9.如权利要求8所述的像素，其中，所述电荷包含电子，并且接近所述浮动扩散区域的较高掺杂剂浓度被配置来充当屏障，以便在有源像素传感器的集中周期期间防止电子从所述光电探测器泄漏到该浮动扩散区域，并且接近该光电探测器的较低掺杂剂浓度被配置来在所述集中周期期间减小所述掺杂剂与由该光电探测器进行的电子收集的干扰。10.如权利要求1所述的像素，其中，所述光电探测器由第二导电类型的注入物形成，其中接近所述栅的光电探测器注入物的边缘相对于所述衬底的表面成角度并且一般是朝向该栅的中部区域，以使得该光电探测器在该栅之下成角度地延伸。11.如权利要求1所述的像素，其中，第一导电类型是p型。12.如权利要...

【专利技术属性】
技术研发人员：FP拉马斯特，JH斯坦贝克，CP帕尔苏尔，TE邓甘，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]