一种单栅双沟道像素结构制造技术

本发明专利技术公开了一种单栅双沟道像素结构，其中包括：一完成驱动的扫描配线和数据配线；两薄膜晶体管，两薄膜晶体管具有一栅极，两源极与一漏极，栅极和扫描配线电性连接，漏极与数据配线电性连接；一像素电极，该像素电极电性连接于两源极。本发明专利技术像素结构是采用两个薄膜晶体管对像素电极充电，相对于现有技术的像素结构中采用单个薄膜晶体管对像素电极充电，大幅度的提高了像素结构的充电能力；另外本发明专利技术能够保证Ｃｇｓ整体的均一性，从而达到良好的显示效果；再者本发明专利技术如果一个薄膜晶体管遭到损坏，另一个仍能保持对像素电极的充电能力，从而降低了亮暗点的发生率。

【技术实现步骤摘要】

本专利技术涉及薄膜晶体管液晶显示器像素结构，尤其涉及一种实现寄生电容自补偿、提高充电能力和改善维修方法的单栅双沟道像素结构。
技术介绍
随着TFT LCD制造技术的飞速发展，屏幕尺寸也越来越大，相应地，构成显示器的单个像素尺寸也会变大。图1、图2是现有技术的一种像素结构。如图1所示，它首先在一基板100先形成一扫描配线101和一栅极102，并且扫描配线101和栅极102相连接，之后，在基板100上形成一绝缘层(图中未画出)，覆盖扫描配线101和栅极102，然后在102上方形成有源层103。如图2所示，在有源层103上形成漏极104a和源极104b，同时形成与漏极104a相连的数据配线105，之后再形成一钝化层，并且该钝化层在源极上方的位置形成过孔106，最后形成像素电极107，该像素电极107需要通过过孔106与源极104相连接。由于工艺不稳定，现有技术的像素结构会出现区域性寄生电容Cgs(源极和栅极的交叠处产生的寄生电容)的差异，从而造成画面显示不良，如Mura(一种画面品质不良现象)。如图3所示，其中栅极102与源极103的交叠区A(即图中黑色部分)是个矩形，假设某一型号在设计中交叠区A的长a＝25μm、宽b＝4μm，则设计的A的面积SA＝a×b＝25×4＝100μm2。但是实际工艺过程中是不稳定的，栅极102和源极103会发生相对位置的偏移，这个偏移包括X和Y轴两个方向(如图5)，Y轴方向，偏移不会对交叠区A造成面积变化，在此不予考虑。所以在此考虑X轴方向上的偏移，假设源极向X轴负方向偏移1μm，此时交叠区A的宽b＝5μm、长a不变等于25μm，则交叠区A的面积SA’＝25×5＝125μm2，根据栅极与源极的交叠区产生的寄生电容Cgs和该交叠区的面积成正比，则寄生电容Cgs的变化率为(125-100)/100＝25％，也就是说工艺的不稳定会造成Cgs的区域性差异，进而导致画面显示不良Mura的出现。此外，这种现有技术采用的是单个薄膜晶体管(TFT元件)对像素电极充电，会造成充电不足，以常白模式显示器为例，会出现画面偏白，影响整个画面显示品质图，该像素结构的等效电路图如图4所示。再者，单个薄膜晶体管(TFT元件)在工艺不稳定的条件下损坏了，很容易造成亮点，即使维修了也只能把它维修成暗点。
技术实现思路
本专利技术的目的是针对现有技术的缺陷，提供一种单栅双沟道像素结构，其目的之一是同时有两个薄膜晶体管对一个像素电极充电，因而可以有效的提高充电能力，从而消除因充电不足引起的不良；之二是如果其中的一个薄膜晶体管损坏，可以把其源极和像素电极切断，而另外一个薄膜晶体管仍能正常工作保持一定的充电能力，从而减少亮暗点的发生；之三是两个源极与栅极产生的寄生电容是自补偿的结构，即当工艺不稳定造成源极与栅极发生位置轻微偏移时，寄生电容的总量始终保持不变，从而消除因寄生电容不均匀引起的画面品质不良。为了实现上述目的，本专利技术提供一种单栅双沟道像素结构，包括一完成驱动的扫描配线和数据配线；两薄膜晶体管，所述两薄膜晶体管具有一栅极，两源极与一漏极，所述的栅极和扫描配线电性连接，所述的漏极与数据配线电性连接；一像素电极，该像素电极电性连接于两个源极。上述方案中，所述两薄膜晶体管具有一有源层，该有源层位于所述的栅极和源、漏极之间，并且所述的两薄膜晶体管共用该有源层。所述两薄膜晶体管共用所述的栅极。所述两薄膜晶体管的结构可以是对称结构或不对称结构等结构。所述有源层，其材质包括非晶硅和低温多晶硅。本专利技术像素结构是采用两个薄膜晶体管对像素电极充电(如图8)，相对于现有技术的像素结构中采用单个薄膜晶体管对像素电极充电(如图4)，大幅度的提高了像素结构的充电能力。此外，本专利技术像素结构在工艺有细微不稳定时也能对Cgs进行自动调节，即Cgs自补偿，相对于现有技术由于工艺的不稳定会造成Cgs的区域性差异，进而导致画面显示不良Mura出现的现象，能够保证了Cgs整体的均一性，从而达到良好的显示效果。再者，本专利技术像素结构，如果一个薄膜晶体管遭到损坏，另一个仍能保持对像素电极的充电能力，相对于现有技术像素结构中，如果薄膜晶体管遭到损坏，该像素就最多只能维修成暗点，从而降低了亮暗点的发生率。下面结合附图和具体实施例对本专利技术进行进一步更为详细地说明。附图说明图1是现有技术像素结构完成有源层制作的示意图；图2是现有技术像素结构的示意图；图3是图2中薄膜晶体管(TFT元件)的放大图；图4是现有技术像素结构的等效电路图；图5是本专利技术的具体实施例的像素结构完成有源层制作的示意图；图6是本专利技术的具体实施例的像素结构的示意图；图7是图6中薄膜晶体管(TFT元件)的放大图；图8是本专利技术的像素结构的等效电路图。图中标记100、基板；101、扫描配线；102、栅极；103、有源层；104a、漏极；104b、源极；105、数据配线；106、过孔；107、像素电极；110、薄膜晶体管；204b1(204b2)、两源极。具体实施例方式本专利技术的像素结构中设置有两个薄膜晶体管，为了详细说明其中各层结构，将由两幅附图(图5，图6)作说明。图5，图6是本专利技术一种较佳实施例的像素结构的平面俯视图。如图5所示，本专利技术的像素结构先在一基板100上形成一扫描配线101和一栅极102，并且扫描配线101和栅极102相连接，之后，在基板100上形成一绝缘层(未画出)，覆盖扫描配线101和栅极102，然后在102上方形成有源层103，其中有源层103的材料包括非晶硅和低温多晶硅。如图6所示，在有源层103上形成一漏极104a和两源极204b1、204b2，同时形成与漏极104a相连的数据配线105，之后再形成一钝化层，并且该钝化层在源极上方的位置形成过孔106，最后形成像素电极107，该像素电极107需要通过过孔106与两源极204b1，204b2电性相连接。其中，栅极102，有源层103，漏极104和两源极204b1、204b2形成两薄膜晶体管。图7是图6中薄膜晶体管(TFT元件)的放大图。如图7所示，产生Cgs的栅极与源极的交叠区有两个矩形部份组成，区域B和B’，假设某一型号设计中交叠区B的长为c、宽为d；交叠区B’的长为c’、宽为d’，同时d＝d’，因源极和栅极在Y轴方向上发生位置偏移对Cgs的大小没有影响，所以只考虑X轴方向，交叠区的面积S＝SB+SB’＝c×d+c’×d’，当工艺过程不稳定时，假设源极向X轴的负方向偏移Δc，此时产生Cgs的交叠区的面积S’＝(c+Δc)×d+(c’-Δc)×d’＝c×d+c’×d’+(Δc×d-Δc ×d’)，因为d＝d’，则S’＝c×d+c’×d’＝S，所以这种像素设计在工艺有细微不稳定时也能对Cgs进行自动调节，即Cgs自补偿，保证Cgs整体的均一性，从而达到良好的显示效果。尽管本实施例中给出了两个薄膜晶体管的具体结构，但不应理解为仅限于该结构，其可进行多种形式的变通，包括对称结构和不对称结构等结构。此外，由于本实施了中像素结构采用两个薄膜晶体管，因此两个薄膜晶体管将会对像素电极充电，其等效电路图如图8所示，相对比现有技术的像素结构中采用单个薄膜晶体管对像素电极充电，其等效电路如图4所示能力会有大幅度的提高。图8和图4中DM表示第M条数据线，DM本文档来自技高网...

【技术保护点】
一种单栅双沟道像素结构，其特征在于，包括：一完成驱动的扫描配线和数据配线；两薄膜晶体管，所述两薄膜晶体管具有一栅极，两源极与一漏极，所述的栅极和扫描配线电性连接，所述漏极与数据配线电性连接；一像素电极，该像素电极电性 连接于两源极。

【技术特征摘要】
1.一种单栅双沟道像素结构，其特征在于，包括一完成驱动的扫描配线和数据配线；两薄膜晶体管，所述两薄膜晶体管具有一栅极，两源极与一漏极，所述的栅极和扫描配线电性连接，所述漏极与数据配线电性连接；一像素电极，该像素电极电性连接于两源极。2.根据权利要求1所述的像素结构，其特征在于所述两薄膜晶体管具有一有源层，该有源层位于所述...

【专利技术属性】
技术研发人员：何祥飞，彭志龙，
申请(专利权)人：北京京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：11[中国|北京]