TFT阵列基板及其制造方法技术

本发明专利技术提供一种TFT阵列基板及其制造方法。所述TFT阵列基板包括：基底；半导体层，形成在基底上；像素电极，形成在基底上以与半导体层位于同一层上；栅极绝缘层，形成在半导体层上；栅电极，形成在栅极绝缘层上；层间绝缘层，形成在基底上以覆盖栅极绝缘层、栅电极和像素电极；源电极，设置在层间绝缘层上并电连接到半导体层；漏电极，设置在层间绝缘层上并电连接半导体层和像素电极。根据本发明专利技术的阵列基板及其制造方法，能够避免金属刻蚀液对金属氧化物的刻蚀。此外，本发明专利技术的包括顶栅结构的TFT的阵列基板比传统的顶栅结构的TFT节省两道光罩工艺，从而降低了生产成本。

TFT array substrate and manufacturing method thereof

The invention provides a TFT array substrate and a manufacturing method thereof. The TFT array substrate includes: a substrate; a semiconductor layer formed on the substrate; the pixel electrode is formed on the substrate with the semiconductor layer in the same layer; a gate insulating layer is formed on the semiconductor layer; a gate electrode formed on the gate insulating layer; the insulating layer is formed on the substrate. To cover the gate insulating layer, a gate electrode and the pixel electrode; a source electrode is arranged in the interlayer insulating layer and electrically connected to the semiconductor layer; a drain electrode is arranged in the interlayer insulating layer and electrically connected with the semiconductor layer and the pixel electrode. According to the invention, an array substrate and a manufacturing method thereof are capable of preventing the etching of metal oxide by metal etching solution. In addition, the present invention includes a top gate structure of the TFT array substrate which saves two mask processes over the conventional top gate structure of the TFT, thereby reducing the production cost.

【技术实现步骤摘要】

本专利技术属于晶圆制造和平板显示
具体地讲，涉及一种TFT阵列基板以及制造方法。
技术介绍
通常，薄膜晶体管(TFT)中的半导体层由金属氧化物薄膜构成，而金属氧化物薄膜对酸非常敏感，即便是弱酸也能够快速地腐蚀氧化物半导体层，从而在氧化物半导体层上刻蚀金属源电极和漏电极时很容易破坏氧化物半导体层本身。此外，由于氧化物半导体层较薄(通常在30nm至50nm之间)，即使采用浓度在500:1稀释的氢氟酸(HF)中，只需几秒钟就能够刻蚀氧化物半导体层。然而，大多数金属需要在强酸下刻蚀，并且速率较慢。因此如何在氧化物半导体层上刻蚀金属源电极和漏电极成为急需解决的难题。
技术实现思路
为了解决上述现有技术的不足，本专利技术提供一种既能够避免金属刻蚀液对金属氧化物的刻蚀又能够减少光罩工艺的TFT阵列基板及其制造方法。根据本专利技术的一方面，提供一种TFT阵列基板，所述TFT阵列基板包括：基底；半导体层，形成在基底上；像素电极，形成在基底上以与半导体层位于同一层上；栅极绝缘层，形成在半导体层上；栅电极，形成在栅极绝缘层上；层间绝缘层，形成在基底上以覆盖栅极绝缘层、栅电极和像素电极；源电极，设置在层间绝缘层上并电连接到半导体层；漏电极，设置在层间绝缘层上并电连接半导体层和像素电极。根据本专利技术的示例性实施例，层间绝缘层可以包括氮化硅层，或者包括以从下到上依次形成的氧化硅层和氮化硅层的复合层。r>根据本专利技术的示例性实施例，所述TFT阵列基板还可以包括：钝化层，形成在层间绝缘层上以覆盖源电极和漏电极；共电极，形成在钝化层上。根据本专利技术的另一方面，提供一种制造TFT阵列基板的方法，所述方法包括：在基底上形成半导体层；在半导体层上形成栅极绝缘层，栅极绝缘层覆盖半导体层的一部分；在栅极绝缘层上形成栅电极；在半导体层上形成层间绝缘层以覆盖栅极绝缘层和栅电极，其中，层间绝缘层包括氮化硅层；对层间绝缘层执行退火工艺以使层间绝缘层中的氢扩散到半导体层中，以在半导体层的未被栅极绝缘层覆盖的部分处形成像素电极；在层间绝缘层和栅极绝缘层上形成用于暴露半导体层的接触孔，并且在层间绝缘层上形成用于暴露像素电极的开口；在层间绝缘层上形成源电极和漏电极，其中，源电极经接触孔电连接到半导体层，漏电极经接触孔和开口电连接半导体层和像素电极。根据本专利技术的示例性实施例，形成半导体层的步骤可以包括：在基底上沉积金属氧化物，利用退火工艺对金属氧化物活化，之后执行黄光工艺和刻蚀工艺来形成具有预定图案的半导体层。根据本专利技术的示例性实施例，形成栅极绝缘层的步骤可以包括：在半导体层上沉积绝缘层，之后执行黄光工艺和刻蚀工艺来形成具有预定图案的栅极绝缘层，其中，绝缘层包括氮化硅层的单层或者包括以从下到上依次沉积的氧化硅层和氮化硅层的复合层。根据本专利技术的示例性实施例，形成栅电极的步骤可以包括：在栅极绝缘层上沉积金属层，并对金属层执行黄光工艺和刻蚀工艺以形成具有预定图案的栅电极。根据本专利技术的示例性实施例，层间绝缘层还可以包括氧化硅层，其中，以从下到上的顺序依次沉积氮化硅层和氧化硅层。根据本专利技术的示例性实施例，所述方法还可以包括：在层间绝缘层上形成钝化层以覆盖源电极和漏电极；在钝化层上形成共电极。根据本专利技术的示例性实施例，形成共电极的步骤可以包括：在钝化层上沉积电极层，之后执行黄光工艺和刻蚀工艺来得到具有预定图案的共电极。根据本专利技术的TFT阵列基板及其制造方法，能够避免金属刻蚀液对金属氧化物的刻蚀。此外，本专利技术的包括顶栅结构的TFT的阵列基板比传统的顶栅结构的TFT节省两道光罩工艺，从而降低了生产成本。附图说明图1至图8示出了根据本专利技术的示例性实施例的制造TFT阵列基板的流程示意图。具体实施方式下面将参照附图详细地描述本专利技术的示例性实施例。以下将结合附图来详细描述本专利技术的示例性实施例，然而，附图只是示意性地示出了本专利技术的具体示例，且不具有限制作用。然而，本领域技术人员应理解的是，在不脱离本专利技术的权利要求所限定的保护范围的情况下，可以对其进行各种修改和变形。在下文中，将通过参照附图解释本专利技术的示例性实施例来详细描述本专利技术。图1至图8示出了根据本专利技术的示例性实施例的制造TFT阵列基板的流程示意图。如图1中所示，在基底100上形成半导体层110。基底100可以由含有SiO2作为主要成分的透明玻璃材料形成，但是不限于此。通常，通过物理气相沉积(PVD)法形成半导体层110。具体地讲，采用PVD在基底100上沉积金属氧化物，之后对金属氧化物进行退火(例如，在200℃～400℃下)处理以对金属氧化物进行活化，接着执行黄光工艺和刻蚀工艺来形成具有预定图案的半导体层110。形成半导体层110的金属氧化物可以是氧化铟镓锌(IGZO)，然而，本专利技术不限于此，可以选用任何适合的金属氧化物。在本专利技术的一个示例性实施例中，半导体层110的厚度可以为300埃至1000埃；然而，本专利技术不限于此。接着，如图2中所示，在半导体层110上形成栅极绝缘层120，栅极绝缘层120覆盖半导体层110的一部分，半导体层110的被栅极绝缘层120覆盖的部分可以为栅电极提供支撑，半导体层110的未被栅极绝缘层120覆盖的部分可以为形成像素电极提供位置。具体地讲，通过等离子增强化学气相沉积法在半导体层110的一部分上沉积绝缘层，之后执行黄光工艺和刻蚀工艺来得到具有预定图案的栅极绝缘层120。绝缘层可以形成为单层或形成为多层，所述单层包括氮化硅(SiNx)层的无机绝缘层，所述多层包括诸如氧化硅(SiOx)层、氮化硅(SiNx)层等的无机绝缘层。当绝缘层形成为多层时，多层可以是按从下到上的顺序沉积的氧化硅(SiOx)层和氮化硅(SiNx)层的复合层。然后，参照图3中所示，在栅极绝缘层120上形成栅电极130。具体地讲，可以通过PVD法在栅极绝缘层120上沉积诸如Mo的金属层，之后执行黄光工艺和刻蚀工艺来得到具有预定图案的栅电极130。在本专利技术的非限制性实施例中，金属层的材质不限于Mo，例如金属层的材质还可以包括Al、Cu等材料或其组合。栅电极130的厚度可以为1500埃至6500埃，然而，本专利技术不限于此。接着，参照图4和图5，在半导体层110上形成层间绝缘层140以覆盖栅电极130和栅极绝缘层120，并且使半导体层110的未被栅极绝缘层120覆盖的部分形成为像素电极150。具体地讲，通过等离子增强化学气相沉积法本文档来自技高网...

【技术保护点】
一种TFT阵列基板，其特征在于，所述TFT阵列基板包括：基底；半导体层，形成在基底上；像素电极，形成在基底上以与半导体层位于同一层上；栅极绝缘层，形成在半导体层上；栅电极，形成在栅极绝缘层上；层间绝缘层，形成在基底上以覆盖栅极绝缘层、栅电极和像素电极；源电极，设置在层间绝缘层上并电连接到半导体层；漏电极，设置在层间绝缘层上并电连接半导体层和像素电极。

【技术特征摘要】
1.一种TFT阵列基板，其特征在于，所述TFT阵列基板包括：
基底；
半导体层，形成在基底上；
像素电极，形成在基底上以与半导体层位于同一层上；
栅极绝缘层，形成在半导体层上；
栅电极，形成在栅极绝缘层上；
层间绝缘层，形成在基底上以覆盖栅极绝缘层、栅电极和像素电极；
源电极，设置在层间绝缘层上并电连接到半导体层；
漏电极，设置在层间绝缘层上并电连接半导体层和像素电极。
2.根据权利要求1所述的TFT阵列基板，其特征在于，层间绝缘层包括氮
化硅层，或者包括以从下到上依次形成的氧化硅层和氮化硅层的复合层。
3.根据权利要求1所述的TFT阵列基板，其特征在于，所述TFT阵列基
板还包括：
钝化层，形成在层间绝缘层上以覆盖源电极和漏电极；
共电极，形成在钝化层上。
4.一种制造TFT阵列基板的方法，其特征在于，所述方法包括：
在基底上形成半导体层；
在半导体层上形成栅极绝缘层，栅极绝缘层覆盖半导体层的一部分；
在栅极绝缘层上形成栅电极；
在半导体层上形成层间绝缘层以覆盖栅极绝缘层和栅电极，其中，层间绝
缘层包括氮化硅层；
对层间绝缘层执行退火工艺以使层间绝缘层中的氢扩散到半导体层中，以
在半导体层的未被栅极绝缘层覆盖的部分处形成像素电极；
在层间绝缘层和栅极绝缘层上形成用于暴露半导体层的接触孔，并且在层
间绝缘层上形...

【专利技术属性】
技术研发人员：李金明，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44