用于制造半导体器件的方法以及外延生长装置制造方法及图纸

用于制造半导体器件的方法包括步骤：在硅衬底（１）的主表面上形成沟槽（４）；在主表面上和沟槽（４）中形成第一外延膜（２０）；以及在第一外延膜（２０）上形成第二外延膜（２１）。形成第一外延膜（２０）的步骤具有第一外延膜（２０）的第一生长速度的第一工艺条件。形成第二外延膜（２１）的步骤具有第二外延膜（２１）的第二生长速度的第二工艺条件。第二生长速度比第一生长速度大。

【技术实现步骤摘要】

本专利技术涉及一种用于制造半导体器件的方法以及外延生长装置。
技术介绍
与现有的MOS晶体管相比，超结结构(super junction structure)的MOS晶体管(SJ-MOS晶体管)公知为用于实现低导通电阻的元件(例如，在JP-A-H09-266311中公开了)。这种SJ-MOS晶体管特征在于在漂移层区域中的重复pn列(column)结构。提出了多种方法以形成该pn列。在这些方法中，在衬底中形成沟槽之后通过LP-CVD外延生长沟槽内部的方法公知为能够使深度方向上浓度分布均匀的方法。在使用通常的LP-CVD的沟槽填充中，与底部相比，在开口部分中的生长速度大。因此，通过阻挡开口部分容易在沟槽中形成孔隙。可以通过同时流动硅烷系气体和蚀刻气体来限制沟槽开口部分被预先阻挡(例如，在JP-A-2004-273742中公开了)。然而，在沟槽填充外延工艺之后形成由沟槽引起的台阶差。因此，必须进行用于平坦化的外延生长并进行抛光。而且，关于在通过沟槽填充外延生长形成p/n列结构中在卤化物气体气氛中蚀刻的沟槽，提出了通过使用蚀刻气体和硅烷系气体的混合生长系统可以防止沟槽的开口部分被较早阻挡。由此，可通过蚀刻气体的作用抑制沟槽开口部分的阻挡，但是引起生长速度降低。因此，需要一种用于提高生长速度而不依赖于抑制上述沟槽开口部分的阻挡的技术。
技术实现思路
鉴于上述问题，本公开内容的目的是提供一种用于制造半导体器件的方法。本公开内容的另一目的是提供外延生长装置。根据本公开内容的第一方面，用于制造半导体器件的方法包括以下步骤在硅衬底的主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在硅衬底的主表面上和沟槽中形成第一外延膜，从而用第一外延膜填充该沟槽；以及通过使用另一工艺条件在第一外延膜上形成第二外延膜。形成第一外延膜的步骤具有以第一生长速度在硅衬底的主表面上生长第一外延膜的第一工艺条件。形成第二外延膜的步骤具有以第二生长速度在硅衬底的主表面上生长第二外延膜的第二工艺条件。第二外延膜的第二生长速度比第一外延膜的第一生长速度大。在上述方法中，由于卤化物气体用于形成第一外延膜，因此在沟槽中的第一外延膜基本不具有孔隙。而且，由于第二外延膜的第二生长速度比第一外延膜的第一生长速度大，因此改善了器件的完全生产时间、即制造时间。因此，简单地平坦化器件的表面。根据本公开内容的第二方面，制造半导体器件的方法包括以下步骤在硅衬底的主表面上形成沟槽；和通过使用硅源气体和卤化物气体的混合气体在沟槽中形成外延膜，从而用外延膜填充该沟槽。在形成外延膜的步骤中，不在硅衬底的主表面上形成外延膜，并且当沟槽中的外延膜的顶表面和硅衬底的主表面在同一平面上时完成形成外延膜的步骤。在上述方法中，由于将卤化物气体用于形成外延膜，因此在沟槽中的外延膜基本不具有孔隙。而且，简单地平坦化器件的表面。根据本公开内容的第三方面，制造半导体器件的方法包括以下步骤在硅衬底的主表面上形成用于沟槽的掩模；通过穿过该掩模的开口蚀刻硅衬底的主表面在硅衬底主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在具有掩模的硅衬底的沟槽中形成外延膜，从而用外延膜填充该沟槽；并且在形成外延膜的步骤之后移除该掩模。在形成外延膜的步骤中，不在掩模上形成外延膜，且当沟槽中的外延膜顶表面和硅衬底的主表面在同一平面上时完成形成外延膜的步骤。在上述方法中，由于将卤化物气体用于形成外延膜，因此在沟槽中的外延膜基本不具有孔隙。而且，简单地平坦化器件的表面。根据本公开内容的第四方面，用于制造半导体器件的方法包括以下步骤在硅衬底的主表面上形成用于沟槽的掩模；通过穿过掩模开口蚀刻硅衬底的主表面在硅衬底的主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在具有掩模的硅衬底沟槽中形成外延膜，从而用外延膜填充沟槽，其中外延膜不形成在掩模上，且当沟槽中外延膜的顶表面比硅衬底的主表面高时，完成形成外延膜的步骤；通过使用掩模作为抛光停止层来抛光硅衬底主表面侧上的外延膜表面，从而使硅衬底的主表面侧变平；并在抛光外延膜表面的步骤之后去除该掩模。在上述方法中，由于将卤化物气体用于形成外延膜，因此在沟槽中的外延膜基本不具有孔隙。而且，简单地平坦化器件的表面。根据本公开内容的第五方面，用于制造半导体器件的方法包括以下步骤在硅衬底的主表面上形成用于沟槽的掩模；通过穿过掩模开口蚀刻硅衬底的主表面在硅衬底主表面上形成沟槽；通过使用硅源气体和卤化物气体的混合气体在掩模上和沟槽中形成外延膜，从而用外延膜填充沟槽；通过使用掩膜作为抛光停止层来抛光在硅衬底的主表面侧上的外延膜表面，从而平坦化硅衬底的主表面侧；并且在抛光外延膜表面的步骤之后去除该掩模。在上述方法中，由于卤化物气体用于形成外延膜，因此在沟槽中的该外延膜基本上不具有孔隙。而且，简单地平坦化器件的表面。根据本公开内容的第六方面，外延生长装置包括一个室；设置在该室中并固定硅衬底的卡盘，其中硅衬底具有主表面，其上设置了沟槽；用于控制硅源气体的气体流速的第一气流控制器，其中将硅源气体引入到室中，以便在硅衬底上形成外延膜；用于控制卤化物源气体的气体流速的第二气流控制器，其中将卤化物气体引入到室中；用于控制室中工艺温度的温度控制器；用于控制在室中的工艺压力的压力控制器；用于监控室中硅衬底上外延膜表面温度的高温计；用于基于高温计的输出信号控制第一气流控制器、第二气流控制器、温度控制器和压力控制器中至少一个的主控制器。主控制器切换硅源气体的气体流速、卤化物源气体的气体流速、工艺温度和工艺压力中的至少一个，以便当在预定监控表面温度下高温计的输出信号变得基本恒定时增加外延膜的生长速度。通过使用上述装置，在沟槽中形成外延膜而基本不具有孔隙。而且，简单地平坦化器件的表面。根据本公开内容的第七方面，用于制造半导体器件的方法包括以下步骤在第一导电类型的硅衬底上形成第一导电类型的第一外延膜；在第一外延膜中形成多个沟槽，其中在相邻的两个沟槽之间的第一外延膜具有比沟槽宽度大的宽度；在第一外延膜上和沟槽中形成第二导电类型的第二外延膜，从而用第二外延膜填充沟槽，其中第二外延膜具有比第一外延膜高的杂质浓度。形成第二外延膜的步骤包括最终步骤，该步骤中将硅源气体和卤化物气体的混合气体用于形成第二外延膜。在上述方法中，在用第二外延膜填充沟槽之前没有用第二外延膜覆盖沟槽开口。而且，由于在相邻的两个沟槽之间的第一外延膜具有比沟槽宽度大的宽度，因此增加了第二外延膜的生长速度。附图说明根据参考附图作出的以下的详细描述中，本专利技术的上述和其它目的、特征和优点将变得更加显而易见。在附图中图1是示出垂直型沟槽栅MOSFET的截面图；图2A至2C是说明用于制造图1中示出的MOSFET的方法的截面图；图3A至3C是说明用于制造图1中示出的MOSFET的方法的截面图；图4是示出外延生长装置的示意图； 图5是示出工艺温度和生长率比率之间关系的曲线图；图6是示出MOSFET制造工艺的时序图；图7A是示出晶片的平面图，而图7B是示出图7A中示出的晶片的截面图；图8A是示出另一晶片的平面图，而图8B是示出图8A中示出的晶片的截面图；图9是说明在外延生长工艺中原子移动的截面图；图10是示出考虑到在纵横比为5的情况下HCl标准流速和外延膜本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括以下步骤：在硅衬底（１）的主表面上形成沟槽（４）；通过使用硅源气体和卤化物气体的混合气体，在该硅衬底（１）的主表面上和该沟槽（４）中形成第一外延膜（２０），从而用该第一外延膜（２０）填充该沟 槽（４）；以及通过使用硅源气体和卤化物气体的另一混合气体，在该第一外延膜（２０）上形成第二外延膜（２１），其中形成该第一外延膜（２０）的步骤具有以第一生长速度在该硅衬底（１）的主表面上生长该第一外延膜（２０）的第一工艺条件， 形成该第二外延膜（２１）的步骤具有以第二生长速度在该硅衬底（１）的主表面上生长该第二外延膜（２１）的第二工艺条件，并且该第二外延膜（２１）的第二生长速度比该第一外延膜（２０）的第一生长速度大。

【技术特征摘要】
JP 2005-9-29 285694/2005;JP 2005-9-29 285700/20051.一种用于制造半导体器件的方法，包括以下步骤在硅衬底(1)的主表面上形成沟槽(4)；通过使用硅源气体和卤化物气体的混合气体，在该硅衬底(1)的主表面上和该沟槽(4)中形成第一外延膜(20)，从而用该第一外延膜(20)填充该沟槽(4)；以及通过使用硅源气体和卤化物气体的另一混合气体，在该第一外延膜(20)上形成第二外延膜(21)，其中形成该第一外延膜(20)的步骤具有以第一生长速度在该硅衬底(1)的主表面上生长该第一外延膜(20)的第一工艺条件，形成该第二外延膜(21)的步骤具有以第二生长速度在该硅衬底(1)的主表面上生长该第二外延膜(21)的第二工艺条件，并且该第二外延膜(21)的第二生长速度比该第一外延膜(20)的第一生长速度大。2.如权利要求1所述的方法，还包括以下步骤在形成该第二外延膜(21)的步骤之后，对该硅衬底(1)的主表面上的该第二外延膜(21)的表面进行抛光。3.如权利要求1所述的方法，其中在形成该第一外延膜(20)的步骤中，以第一卤化物气体流速使该卤化物气体流动，在形成该第二外延膜(21)的步骤中，以第二卤化物气体流速使该卤化物气体流动，并且该第二卤化物气体流速小于该第一卤化物气体流速，从而该第二外延膜(21)的第二生长速度比该第一外延膜(20)的第一生长速度大。4.如权利要求1所述的方法，其中在形成该第二外延膜(21)的步骤中，该混合气体不包括卤化物气体，从而该第二外延膜(21)的第二生长速度比该第一外延膜(20)的第一生长速度大。5.如权利要求1所述的方法，其中在形成该第一外延膜(20)的步骤中，以第一硅源气体流速使该硅源气体流动，在形成该第二外延膜(21)的步骤中，以第二硅源气体流速使该硅源气体流动，并且该第二硅源气体流速比该第一硅源气体流速大，从而该第二外延膜(21)的第二生长速度比该第一外延膜(20)的第一生长速度大。6.如权利要求1所述的方法，其中在形成该第一外延膜(20)的步骤中，该第一工艺条件包括第一工艺温度，在形成该第二外延膜(21)的步骤中，该第二工艺条件包括第二工艺温度，并且该第二工艺温度比该第一工艺温度高，从而该第二外延膜(21)的第二生长速度比该第一外延膜(20)的第一生长速度大。7.如权利要求1所述的方法，其中在形成该第一外延膜(20)的步骤中，该第一工艺条件包括第一工艺压力，在形成该第二外延膜(21)的步骤中，该第二工艺条件包括第二工艺压力，并且该第二工艺压力比该第一工艺压力大，从而该第二外延膜(21)的第二生长速度比该第一外延膜(20)的第一生长速度大。8.如权利要求1所述的方法，其中在形成该第一外延膜(20)的步骤中，该第一外延膜(20)通过低压CVD方法来形成，并且在形成该第二外延膜(21)的步骤中，该第二外延膜(21)通过低压CVD方法来形成。9.如权利要求1所述的方法，其中在形成该第一外延膜(20)的步骤中，该第一外延膜(20)通过低压CVD方法形成，并且在形成该第二外延膜(21)的步骤中，该第二外延膜(21)通过大气压力CVD方法形成。10.如权利要求1-9中任一项所述的方法，其中在形成该第二外延膜(21)的步骤中，该第二工艺条件包括与该第一工艺条件不同的至少两个不同参数，从而该第二外延膜(21)的第二生长速度比该第一外延膜(20)的第一生长速度大，并且从卤化物气体流速、硅源气体流速、工艺温度和工艺压力构成的组中选择该至少两个不同参数。11.如权利要求1-9中任一项所述的方法，其中以使选自由卤化物气体流速、硅源气体、工艺温度和工艺压力构成的组中的至少一个参数逐渐改变从而使该第二外延膜(21)的第二生长速度比该第一外延膜(20)的第一生长速度大的方式，将形成该第一外延膜(20)的步骤连续地切换到形成该第二外延膜(21)的步骤。12.如权利要求1-9中任一项所述的方法，还包括步骤通过使用高温计(35)从该硅衬底(1)的主表面侧监控该第一外延膜(20)的表面温度，其中当在预定监控温度下该高温计(35)的输出信号变得基本恒定时，将形成该第一外延膜(20)的步骤切换到形成该第二外延膜(21)的步骤。13.如权利要求1-9中任一项所述的方法，其中该卤化物气体是氯化氢气体、氯气、氟气、三氟化氯气体、氟化氢气体或溴化氢气体。14.如权利要求1-9中任一项所述的方法，其中该硅源气体是甲硅烷气体、乙硅烷气体、二氯硅烷气体或三氯硅烷气体。15.如权利要求1-9中任一项所述的方法，其中该沟槽(4)具有底部和侧表面，该沟槽(4)的底部包括(110)晶面，并且该沟槽(4)的侧表面包括(111)晶面。16.如权利要求1-9中任一项所述的方法，其中该沟槽(4)具有底部和侧表面，该沟槽(4)的底部包括(100)晶面，并且该沟槽(4)的侧表面包括(100)晶面。17.如权利要求1-9中任一项所述的方法，其中在形成该第一外延膜(20)的步骤中，该卤化物气体以标准流速流动，其被限定为X，单位为slm，并且该第一外延膜(20)以一生长速度生长，该生长速度被限定为Y，单位为微米每分钟，该沟槽(4)具有小于10的纵横比，并且该卤化物气体的标准流速和该第一外延膜(20)的生长速度具有以下关系Y＜0.2X+0.1。18.如权利要求1-9中任一项所述的方法，其中在形成该第一外延膜(20)的步骤中，该卤化物气体以标准流速流动，其被限定为X，单位为slm，该第一外延膜(20)以一生长速度生长，该生长速度被限定为Y，其单位是微米每分钟，该沟槽(4)具有等于或大于10并且小于20的纵横比，并且该卤化物气体的标准流速和该第一外延膜(20)的生长速度具有以下关系Y＜0.2X+0.05。19.如权利要求1-9中任一项所述的方法，其中在形成该第一外延膜(20)的步骤中，该卤化物气体以标准流速流动，其被限定为X，单位为slm，该第一外延膜(20)以一生长速度生长，该生长速度被限定为Y，单位为微米每分钟，该沟槽(4)具有等于或大于20的纵横比，并且该卤化物气体的标准流速和该第一外延膜(20)的生长速度具有以下关系Y＜0.2X。20.根据权利要求1-9中任一项所述的方法，其中该硅衬底(1)具有第一导电类型，该沟槽(4)包括在该硅衬底(1)中的多个凹槽(4)，在相邻的两个凹槽(4)之间的硅衬底(1)具有一宽度，该宽度比该凹槽(4)的宽度大，该第一外延膜(20)具有第二导电类型，并且该第一外延膜(20)具有比该硅衬底(1)的杂质浓度高的杂质浓度。21.如权利要求20所述的方法，其中在形成该第一外延膜(20)的步骤中，在该凹槽(4)开口附近的该第一外延膜(20)的生长速度比该凹槽(4)中该第一外延膜(20)的生长速度小。22.如权利要求20所述的方法，其中将该凹槽(4)的宽度限定为W，将相邻的两个凹槽(4)之间的硅衬底(1)的宽度限定为L，将该硅衬底(1)的杂质浓度限定为N1，将该第一外延膜(20)的杂质浓度限定为N2，该凹槽(4)的宽度、该硅衬底(1)的宽度、该硅衬底(1)的杂质浓度和该第一外延膜(20)的杂质浓度具有以下关系N2×W＝N1×L。23.一种用于制造半导体器件的方法，包括以下步骤在硅衬底(70)的主表面上形成沟槽(72)；以及通过使用硅源气体和卤化物气体的混合气体在该沟槽(...

【专利技术属性】
技术研发人员：柴田巧，山内庄一，山冈智则，野上彰二，
申请(专利权)人：株式会社电装，株式会社上睦可，
类型：发明
国别省市：JP[日本]