【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体装置领域，更具体地涉及制造包括存储栅的像素的方法。
技术介绍
CMOS成像器包括像素单元的焦平面阵列，每个单元包括用于在衬底的掺杂区中产生光生电荷的铺设在衬底上的光传感器，例如光电栅、光电导体或发光二极管。在CMOS成像器中，像素单元的活动部件、例如四晶体管(4T)像素执行如下必要的功能(1)光子至电荷的转换；(2)将电荷转移到浮动扩散区；(3)在将电荷转移到浮动扩散区之前将浮动扩散区复位到已知状态；(4)选择像素单元以用于读出；以及(5)基于光子转换的电荷来输出和放大表示复位电压和像素信号电压的信号。由源极跟随器输出晶体管将位于浮动扩散区处的电荷转换成像素或复位输出电压。示范CMOS成像电路、其处理步骤和成像电路的多种CMOS部件的功能的详细描述在如下专利中有描述，例如美国专利号6140630、美国专利号6376868、美国专利号6310366、美国专利号6326652、美国专利号6204524和美国专利号6333205，它们全部转让给Micron Technology有限公司。前述专利的每个公开通过引用全部结合于本文。图1A和图1B...
【技术保护点】
一种形成图像传感器像素结构的方法，所述方法包括：在第二传导性类型的衬底中形成第一传导性类型的第一和第二掺杂区，所述第一和第二掺杂区对应于电荷存储区；在所述衬底中形成第三和第四掺杂区，以使所述第一掺杂区位于所述第三掺杂区下方以 形成光传感器，并且所述第四掺杂区至少部分地位于所述第一和第二掺杂区之间以在所述第一和第二掺杂区之间形成电荷势垒；在所述第二和所述第四区的至少一部分上方形成栅结构，以使所述栅结构操作性地降低所述电荷势垒并将电荷从所述第一掺杂区选通到所 述第二掺杂区。
【技术特征摘要】
【国外来华专利技术】US 2004-8-24 10/923,6921.一种形成图像传感器像素结构的方法，所述方法包括在第二传导性类型的衬底中形成第一传导性类型的第一和第二掺杂区，所述第一和第二掺杂区对应于电荷存储区；在所述衬底中形成第三和第四掺杂区，以使所述第一掺杂区位于所述第三掺杂区下方以形成光传感器，并且所述第四掺杂区至少部分地位于所述第一和第二掺杂区之间以在所述第一和第二掺杂区之间形成电荷势垒；在所述第二和所述第四区的至少一部分上方形成栅结构，以使所述栅结构操作性地降低所述电荷势垒并将电荷从所述第一掺杂区选通到所述第二掺杂区。2.如权利要求1所述的方法，还包括如下步骤与所述第二掺杂区横向布置地形成所述第一传导性类型的第五掺杂区；以及形成栅结构以用于将电荷从所述第二掺杂区选通到所述第五掺杂区。3.如权利要求1所述的方法，还包括形成所述第五掺杂区位于其中的所述第二传导性类型的阱。4.如权利要求1所述的方法，其中，所述第四掺杂区在所述第二传导性类型的掺杂阱内形成。5.如权利要求1所述的方法，其中，所述第三掺杂区至少部分地耦合到所述衬底。6.如权利要求3所述的方法，还包括在所述衬底中形成所述第二传导性类型的第六掺杂区并且位于所述第二和第四掺杂区之间的步骤。7.如权利要求1所述的方法，其中，通过形成所述第二传导性类型的第七掺杂区和所述第二传导性类型的第八掺杂区来形成所述第三掺杂区。8.如权利要求1所述的方法，其中，通过形成所述第二传导性类型的第九掺杂区和所述第二传导性类型的第十掺杂区来形成所述第四掺杂区，所述第十掺杂区形成至少部分位于所述第一和第二掺杂区之间的所述第二传导性类型的阱。9.一种形成成像器像素传感器单元的方法，所述方法包括如下步骤在衬底中形成光敏部件，所述光敏部件包括电荷累积区；形成用于从所述电荷累积区接收电荷的第一电荷存储区；在所述电荷累积区与所述电荷存储区之间形成第一可控电荷势垒；至少部分地在所述第一电荷存储区和可控电荷势垒上形成第一栅结构，所述第一栅结构可操作地通过降低所述第一电荷势垒将电荷从所述电荷累积区转移到所述第一电荷存储区；形成用于从第一电荷存储区接收电荷的第二电荷存储区；在所述第一电荷存储区与所述第二电荷存储区之间形成第二可控电荷势垒；形成第二栅结构，所述第二栅结构可操作地通过降低所述第二电荷势垒将电荷从所述第一电荷存储区转移到所述第二电荷存储区；以及形成电容性结构以用于提供用于所述像素单元的额外电荷存储容量。10.如权利要求9所述的方法，其中，所述形成光敏部件的步骤包括形成p/n/p光电二极管。11.如权利要求9所述的方法，其中，所述形成电容性结构的步骤包括在绝缘区上形成电容器。12.如权利要求9所述的方法，其中，所述形成电容性结构的步骤包括，形成电气连接到所述第一和所述第二电荷存储区...
【专利技术属性】
技术研发人员：I佩特里克，洪性权，
申请(专利权)人：微米技术有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。