提供了其中减少了像素灵敏特性的波动布图结构，以及实现高产量和高灵敏性的固态图像拾取器件。像素２ａ和２ｂ包括的各个部分，例如ＰＤ３ａ和３ｂ的光接收区域２０ａ和２０ｂ、传输栅电极４ａ和４ｂ、以及ＦＤ５具有包括在行方向延伸的线和在列方向延伸的线的外部形状。以关于在像素对中的２个像素之间延伸的直线轴对称的方式来设置像素对包括的光接收区域２０ａ和２０ｂ、传输栅电极４ａ和４ｂ、以及ＦＤ５。并且ＦＤ５以及复位晶体管６和放大器晶体管１２的源极区域和漏极区域被设置在列方向上延伸的直线上。
【技术实现步骤摘要】
本专利技术涉及其中包括光电二极管和传输栅电极的多个像素被设置在半导体衬底的像素区域中的固态图像拾取器件，尤其涉及其中两个相邻像素共享电路的包括浮动扩散的一部分的固态图像拾取器件。
技术介绍
近年来，对于例如CCD型和MOS型图像传感器(可与CMOS工艺兼容的传感器)的图像拾取器件的小型化和高分辨率的需求急剧增长。由于减小每单位像素的面积对于满足这个需求方面是有效的，因此常规地已经想到了各种电路设计。图10A和10B是示出已经常规地提出的(例如，参照美国专利No.6033478的说明书)可与CMOS工艺兼容的传感器(下文中，被称为CMOS传感器)的像素部分的例子的电路图。图10A示出其中1个像素需要4个晶体管的4晶体管型CMOS传感器的例子，而图10B示出1个像素需要3个晶体管的3晶体管型CMOS传感器的例子。在本专利技术的说明书中，为了便于理解，在图10A和10B中，公共功能的部件使用公共的附图标记。在图10A中，像素对1包括在相邻行中的2个像素2a和2b。像素2a和2b分别包括光电二极管3a和3b(下文中，被称为PD 3a和PD 3b)以及传输栅电极4a和4b。另一方面，2个像素2a和2b共享浮动扩散5(下文中，被称为FD 5)、复位晶体管6、放大器晶体管12以及选择晶体管13。传输晶体管包括PD 3a和3b、传输栅电极4以及FD 5。图10B所示的像素对1具有其中选择晶体管13从图10A所示的像素对1的结构中除去的结构，由此实现了面积减小。同时，例如在日本特开平专利公报No.9-46596中公开了其中FD 5不被共享的普通CMOS传感器的细节。这里，将简要介绍图10A和10B所示的电路进行的处理。当将预定电压施加于传输栅电极4a和4b时，在曝光期间在PD 3a和3b中积累的信号电荷被传输到FD 5。于是，放大器晶体管12的栅极的电位幅度对应于传输到FD 5的信号电荷的量，并且在垂直信号线15上出现通过变换参考电压VDD产生的电压信号。为了防止信号干扰(blooming)，当对PD 3a和3b进行曝光并且将参考电压VDD施加到FD 5时，将复位晶体管6控制为导通。由此，由于FD 5中的电荷被放电到外部，将FD 5控制为处于初始状态。同时，尽管在上述美国专利No.6033478的说明书等中没有公开实现上述电路的布图，但是通常的布图如图11所示。具体而言，对于在列方向(y轴方向)上相邻的2个PD 3a和3b的光接收区域20a和20b，倾斜地设置传输栅电极4a和4b。并且在行方向(x轴方向)上依次布置FD 5、复位晶体管6的源极和漏极区域、以及放大器晶体管12的源极和漏极区域。图12是示出其中图11所示的布图中的象素对1以矩阵方式被设置在象素区域中的图。本专利技术的专利技术人发现当以失配的方式设置用于形成PD 3a和3b的光接收区域20a和20b的掩膜时，可能会出现一个问题。更具体而言，尽管掩膜应该被设置以便如图13所示形成抗蚀剂图案的开口22a和22b，当由于失配如图14所示地设置开口22a和22b时，改变了各个象素的传输晶体管的特性等。当传输晶体管的特性等被改变时，象素2a和2b的灵敏性特性波动，并且不能得到具有优良质量的图像，导致固态图像拾取器件的致命缺陷。
技术实现思路
因此，本专利技术的目的是提供其中减少了像素灵敏性特性的波动的布图结构以及实现高成品率和高灵敏性的固态图像拾取器件。根据本专利技术的固态图像拾取器件包括多个像素，其中的每一个包括光电二极管和用于将该光电二极管中积累的电荷传输到浮动扩散的传输栅电极。像素对包括在列方向上相邻的2个像素，并且像素对共享浮动扩散和MOS型放大器晶体管，该晶体管的栅电极连接到浮动扩散。在半导体衬底的表面的像素区域中在行方向上设置所述像素。在每个像素对中包括的2个光电二极管的光接收区域、2个传输栅电极以及1个浮动扩散具有外部形状，该形状包括在行方向上延伸的线和在列方向上延伸的线，并且在行方向上被整齐地设置。以关于在像素对中包括的2个像素之间延伸的直线轴对称的方式来设置在每个像素对中包括的2个光电二极管的光接收区域、2个传输栅电极以及1个浮动扩散。例如，光接收区域、传输栅电极以及浮动扩散具有矩形形状，其长边是在列方向上延伸的直线。连接到每个像素中的传输栅电极的布线可以包括第一布线和连接到第一布线的第二布线，该第一布线在行方向上在该对的2个像素的光接收区域之间延伸并且连接到传输栅电极的一端，该第二布线连接到传输栅电极的另一端，沿着浮动扩散的外缘的一部分延伸，并且被设置在行方向上相邻的像素中。固态图像拾取器件还可以包括MOS型复位晶体管，所述MOS型复位晶体管中的每一个是为每个像素对提供的，并且将浮动扩散连接在参考电位，其中放大器晶体管和复位晶体管的源极区域和漏极区域以及浮动扩散可以被设置在列方向上延伸的直线上。像素对中包括的复位晶体管的栅电极和与其连接的布线可以被设置在行方向上在该像素对和在列对中相邻的像素对之间延伸的直线上。通过使用根据本专利技术的布图，即使光电二极管的光接收区域形成为失配，每个像素的灵敏特性也不改变，由此导致可以提供高质量图像的固态图像拾取器件。通过以下参照附图对本专利技术进行的详细描述，本专利技术的这些和其他目的、特性、方面及优点将会变得更加显而易见。附图说明图1A是示出根据本专利技术的固态图像拾取器件的平面图；图1B是示出根据本专利技术的固态图像拾取器件的剖面图的示图；图2是示出像素区域的平面图的示图；图3A是说明隔离的制造工艺的示图；图3B是说明图3A中所示的工艺之后的制造工艺的示图；图3C是说明图3B中所示的工艺之后的制造工艺的示图；图3D是在隔离的制造工艺中使用的掩膜图案的示图；图4A是说明栅电极等的制造工艺的示图；图4B是说明图4A中所示的工艺之后的制造工艺的示图；图4C是说明图4B中所示的工艺之后的制造工艺的示图；图4D是说明栅电极等的制造工艺中使用的掩膜图案的示图；图5A是说明光电二极管的光接收区域的制造工艺的示图；图5B是说明图5A中所示的工艺之后的制造工艺的示图；图5C是说明图5B中所示的工艺之后的制造工艺的示图；图5D是说明栅电极等的制造工艺中使用的掩膜图案的示图；图6是示出掩膜在列方向上失配时得到的开口的位置的示图；图7是示出掩膜在行方向上失配时得到的开口的位置的示图；图8A是说明图1A中所示的CMOS传感器中布线形成的过程的示图； 图8B是说明图8A中所示的过程之后的布线形成过程的示图；图9A是说明在以不同于其中形成传输栅电极的工艺的工艺形成传输栅极布线的情况下的布线形成的过程的示图；图9B是示出图9A中所示的过程之后的布线形成过程的示图；图9C是示出图9B中所示的过程之后的布线形成过程的示图；图10A是示出像素对的例子的电路图；图10B是示出像素对的另一个例子的电路图；图11是常规像素对的平面图；图12是像素区域的平面图；图13是示出以理想的方式布置的抗蚀剂图案的开口位置的示图；以及图14是示出在列方向上出现掩膜失配时获得的抗蚀剂图案的开口位置的示图。具体实施例方式第一实施例图1A是示出根据本专利技术实施例的固态图像拾取器件(CMOS传感器)的像素单元的布图的平面图，并且示出了实现图10B中所示的电路的布图。图1B是示出沿着图1A中的线A-A的剖面本文档来自技高网...
【技术保护点】
一种固态图像拾取器件，包括：多个像素，该多个像素中的每一个包括光电二极管和用于传输在该光电二极管中积累的电荷的传输栅电极，并且所述多个像素被设置在半导体衬底的表面的像素区域中；多个浮动扩散，该多个浮动扩散中的每一个是为包括在列方向上相邻的两个像素的像素对提供的；以及多个ＭＯＳ型放大器晶体管，分别具有各自连接到所述浮动扩散的栅电极，其中所述光电二极管的光接收区域、所述传输栅电极、所述浮动扩散具有由在行方向上延伸的线和在列方向上延伸的线构成的外部形状，并且以关于在该像素对中包括的一对光电二极管之间延伸的直线轴对称的方式来被设置。
【技术特征摘要】
JP 2005-9-13 265387/20051.一种固态图像拾取器件，包括多个像素，该多个像素中的每一个包括光电二极管和用于传输在该光电二极管中积累的电荷的传输栅电极，并且所述多个像素被设置在半导体衬底的表面的像素区域中；多个浮动扩散，该多个浮动扩散中的每一个是为包括在列方向上相邻的两个像素的像素对提供的；以及多个MOS型放大器晶体管，分别具有各自连接到所述浮动扩散的栅电极，其中所述光电二极管的光接收区域、所述传输栅电极、所述浮动扩散具有由在行方向上延伸的线和在列方向上延伸的线构成的外部形状，并且以关于在该像素对中包括的一对光电二极管之间延伸的直线轴对称的方式来被设置。2.根据权利要求1所述的固态图像拾取器件，其中所述光接收区域、所述传输栅电极、以及所述浮动扩散具有矩形形状，其长边是在列方...
【专利技术属性】
技术研发人员：太田宗吾，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。