株式会社日立制作所专利技术

株式会社日立制作所共有12616项专利

  • 本发明的课题在于推进QFN(四方扁平无引线封装)的多管脚化。半导体芯片2在被安装在管芯底座部4上的状态下被配置在密封体3的中央部。在管芯底座部4的周围,以由与管芯底座部4和悬吊引线5b相同的金属构成的多条引线5包围管芯底座部4的方式进行...
  • 一种电路内安装薄膜晶体管方式的图像显示装置,在基板上有显示像素块以及包括显示装置的四个角的外围电路块,在上述显示像素块及电路块的全部表面上或一部分上设有由晶体沿各向异性生长的多晶硅膜的晶粒的长度方向和电流方向一致的薄膜晶体管构成的电路,...
  • 提供一种半导体装置及其制造方法,更具体地,提供一种低成本的δ掺杂技术,其可防止MOSFET的微细化时产生击穿现象的问题,且不会牺牲器件的特性。为此,使掺杂到半导体衬底中的磷原子偏析于表面,并以该表面层作为δ掺杂层使用。此处所谓偏析是指杂...
  • 本发明提供一种负型感放射线组合物,其适用于包含ArF受激准分子激光波长193nm的远紫外线的曝光,可避免因现像液的渗透所造成的膨润或图案的线间残留抗蚀膜而使解像度劣化,可形成高解像度的图案。本发明解决上述问题的方法是提供一种感放射线组合...
  • 一种半导体装置,具备:至少一部分由有机材料构成的多层布线基板;形成电路的半导体芯片;和埋置在上述半导体芯片与上述多层布线基板之间的有机树脂,其特征在于:上述多层布线基板上的芯片连接用端子下的至少一部分的构成部件由具有小于150度的玻璃转...
  • 使用漏极源极充分活性化的具有多晶半导体层的晶体管的图象显示装置。容易控制LDD区域的杂质浓度。多晶半导体层在上面隔着绝缘膜形成栅电极,把该栅电极一侧的多晶半导体层作为漏极区域,把另一侧的多晶半导体层作为源极区域,在多晶半导体层的栅电极的...
  • 提供一种有源矩阵型液晶显示装置。其中,设置有在上述第一基板形成的薄膜晶体管的半导体层,在该半导体层上形成的第一绝缘膜,在第一绝缘膜上形成的第二绝缘膜以及在第二绝缘膜上形成的公用配线,上述第二绝缘膜具有置于上述半导体层形成区域的除去区域,...
  • 本发明提供一种半导体存储器件包括多条字线、多条位线以及多个静态存储单元,每个存储单元具有第一、第二、第三、第四、第五和第六个晶体管。每个第一、第二、第三和第四晶体管的沟道相对应该半导体存储器件的基片垂直。每个形成第五和第六晶体管的源极和...
  • 采用使适配器2一侧的凹部配合在设置在小尺寸的存储卡1的器件帽3上的截面凸状的适配器安装部分3a上,使两者装卸自由地形成一个整体的办法,保持小尺寸的存储卡对已有的存储卡的尺寸上的互换性,使得小尺寸的存储卡1也可以在已有的存储卡应对设备中使...
  • 一种静电泄放保护电路,包括: 一条连接集成电路的压焊块和内部放大器的输入端的线;和 具有多个二极管的第一和第二二极管连接,它们被平行连接在所述线和地线之间。
  • 在半导体集成电路器件的制造过程中,当进行矩阵框架的树脂模塑时,预定量的空气被馈送到第一行中的各个第一空腔和第二行中的各个第二空腔中,第一和第二空腔被制作在压模的下模具中,呈矩阵排列,以便对空腔的内部加压,并以在所有空腔中密封树脂的装载速...
  • 提供一种能缩短半导体集成电路器件的TAT的半导体集成电路器件的制造方法。在标准掩模中,采用在半色调膜11上形成了开口的多个开口图形12a之内,用对曝光光具有遮光性的感电子束光刻胶膜13a把不使用的开口图形12a覆盖起来,使要使用的开口图...
  • 为了缩短半导体集成电路器件的开发和制造周期,在用曝光工艺将集成电路图形转移到晶片上时,采用了一种光掩模PM1,除了由金属组成的遮光图形之外,它还部分地配备有由抗蚀剂膜组成的遮光图形3a。
  • 构成该薄膜晶体管之绝缘膜是一种通过加热涂膜而形成的绝缘膜,该涂膜的主要组成物为氢倍半硅氧烷化合物或甲基倍半硅氧烷化合物。通过设计该绝缘膜以主要具有直径约4纳米或更小的细孔,从而可降低该绝缘膜的介电常数,因此便可改善该薄膜晶体管的工作速度...
  • 一种电子装置的制造方法,其特征在于,此方法通过包括具有孔隙 部的半透明相移图案和设于此孔隙部附近相对于曝光用光具备减光性或遮光性的有机模为主要组成部分的辅助图案的半色调相移掩模,而于基片上形成图案。
  • 提供实现器件的小型化的半导体器件及其制造方法。该半导体器件包括具有表面4b和背面4c的布线基板的组件基板4;装载到组件基板4的表面4b上的控制用芯片2;与控制用芯片2相邻地被装载在表面4b上的芯片部件3;装载到组件基板4的背面4c上的第...
  • 在一种在温度层级结合中实现高温端焊接结合的电子装置中,半导体装置与衬底之间的结合部分通过由Cu之类构成的金属球和由金属球和Sn构成的化合物而形成,并且金属球通过化合物而结合在一起。
  • 提供一种半导体器件,该半导体器件包括形成于半导体芯片上的第一金属膜,形成于所述第一金属膜上并由第二金属形成的球部分,以及所述第一金属和所述第二金属的合金层,该合金层在所述第一金属膜和所述球部分之间形成,其中所述合金层达到所述第一金属膜的...
  • 清扫用片(29),在对应于成形金属模模腔处形成贯穿孔(29a),且在贯穿孔(29a)处周部的角部形成狭缝(29b)与流通腔用切口部(29c),清扫用片配置于前述成形金属模的第一金属模与第二金属模间,用于清扫前述成形金属模内部;可望提高前...
  • 在此提供一种制造具有分别形成在半导体基片上的n型FET和p型FET的半导体器件的方法,其中包括:(a)在所述n型FET和p型FET上形成第一绝缘膜,用于在沟道形成区中产生伸张应力,以覆盖所述晶体管的栅极,并且用一个绝缘膜覆盖所述p型FE...