本发明的实施例提供一种存储器阵列，包括以列和行布置的多个存储器单元。存储器阵列还包括以行布置的多个第一类型带单元，其中每个第一类型带单元都包括第一类型阱带结构。存储器阵列还包括以行布置的多个第二类型带单元。每个第二类型带单元都包括第二类...

本发明公开了半导体器件及其形成方法。该方法包括接收衬底，衬底具有有源鳍、位于有源鳍上方的氧化物层、位于氧化物层上方的伪栅极堆叠件以及位于氧化物层上方和伪栅极堆叠件的侧壁上的间隔件部件。该方法还包括去除伪栅极堆叠件，从而产生第一沟槽；蚀刻...

方法包括在电介质中形成开口以呈现突出的半导体鳍，在突出的半导体鳍的侧壁和顶面上形成栅极电介质，以及在栅极电介质上方形成导电扩散阻挡层。导电扩散阻挡层延伸至开口内。该方法还包括形成位于导电扩散阻挡层上方并且延伸至开口内的硅层，以及对硅层实...

本发明公开了一种互连结构和用于提供互连结构的方法，该互连结构包括具有减小的形貌变化的导电部件。互连结构包括设置在衬底上方的接触焊盘。接触焊盘包括第一导电材料的第一层和位于第一层上方的第二导电材料的第二层。第一导电材料和第二导电材料由基本...

本发明涉及一种具有底部电极的电阻式随机存取存储器(RRAM)单元及相关形成方法，底部电极提供RRAM单元的有效切换。在一些实施例中，RRAM单元具有由间隔件和底部介电层围绕的底部电极。底部电极、间隔件和底部介电层设置在由下部层间介电(I...

本发明提供了一种集成电路，包括位于第一层级上的第一层。第一层包括一组第一线。每条第一线均具有长度和宽度。每条第一线的长度均大于宽度。集成电路也包括位于与第一层级不同的第二层级上的第二层。第二层包括一组第二线。每条第二线均具有长度和宽度。...

本发明公开了用于分离和清洗衬底的方法和工具。方法包括：将第一衬底的表面从第二衬底分离；和在分离之后，清洗第一衬底的表面。清洗包括：使清洗机构与第一衬底的表面物理接触。工具包括：分离模块和清洗模块。分离模块包括：第一卡盘、配置为向第一卡盘...

提供了使用基于铜合金的混合接合件的集成电路(IC)。该IC包括彼此垂直堆叠的一对半导体结构。该对半导体结构包括相应的介电层和布置在介电层中的相应的金属部件。金属部件包括具有铜和再生金属的铜合金。IC进一步包括布置在半导体结构之间的界面处...

本发明涉及一种用于制造半导体部件的方法，包括在衬底上形成层间介电(ILD)层，在层间介电层中形成沟槽，在沟槽中形成金属栅极，去除金属栅极的从ILD层突出的部分，使还原性气体与金属栅极反应以及去除金属栅极的顶部。

本发明提供了封装结构中的可变互连接头。一种实施例方法，包括分析第一封装组件和第二封装组件的翘曲特性并且在第一封装组件上形成多个焊料膏元件。多个焊料膏元件中的每一个的体积基于第一封装组件和第二封装组件的翘曲特性。方法还包括将设置在第二封装...

本发明涉及用于互连方案的方法。具体的，本发明提供一种制造半导体装置的方法，所述方法包含：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第...

本发明公开了封装的半导体器件及其封装方法。在一些实施例中，封装半导体器件的方法包括将第一衬底封装至膜。将膜的第一部分附接至第一衬底的第一区域并且将膜的第二部分附接至第一衬底的第二区域。方法还包括将膜的第一部分与膜的第二部分分离。

本发明提供用于鳍场效晶体管元件的方法和结构。根据本发明的实施例的一方法包含在衬底上形成第一鳍结构和第二鳍结构，第一沟道位于第一和第二鳍结构之间。所述方法还包含在第一沟道内形成第一电介质层；凹陷第一电介质层以暴露第一鳍结构的一部分；在第一...

本发明提供了一种半导体器件结构及其形成方法。该半导体器件结构包括衬底和形成在衬底上的导电焊盘。该半导体器件结构包括形成在所述导电焊盘的上方的保护层和至少形成在所述保护层内的钝化后互连(PPI)结构。PPI结构电连接至所述导电焊盘。该半导...

本发明提供一种高速电子迁移率场效晶体管及其形成方法。高速电子迁移率场效晶体管(HEMT)的实施例，包括栅极电极于半导体基材上、及多层半导体帽冠于半导体基材上且邻于栅极电极。多层半导体帽冠包含第一半导体层及材质异于第一半导体层的第二半导体...

本发明提供了半导体器件及其制造方法。半导体器件包括集成电路和保护环。该集成电路包括第一电路和第二电路，该第二电路与该第一电路是分开的。该保护环设置在该第一电路周围且在该第一电路和该第二电路之间。该保护环包括外环、内环和两个连接件。该外环...

本发明是关于形成导电特征的方法。根据本发明一实施例的方法包含：在导电层上形成图案化屏蔽层；在图案化屏蔽层和导电层上形成第一电介质层；选择性地蚀刻第一电介质层，由此而暴露图案化屏蔽层的上表面，其中第一电介质层的上表面低于图案化屏蔽层的顶面...

本发明公开了用于可编程加电序列的装置和方法以及用于提供将门控电源提供给电路部分的加电序列的控制的电路和方法。提供具有多于两个控制比特的多于两条链的电源开关结构。链包括响应于控制信号顺序启用以将虚拟电源提供给门控电路来支持电源门控的电源开...

半导体制造的方法包括在衬底上方形成介电层。在介电层上形成伪栅极结构，伪栅极结构限定了伪栅极介电区域。蚀刻未包括在伪栅极介电区域中的部分介电层以形成介电回蚀刻区域。在部分介电回蚀刻区域上形成间隔件元件，间隔件元件邻接伪栅极结构并且限定了间...

本发明提供了半导体器件及其制造方法。使用集成扇出型堆叠封装架构以及参考通孔以提供延伸穿过InFO‑POP架构的参考电压。如果需要，可以露出参考通孔，然后连接至可用于屏蔽InFO‑POP架构的屏蔽涂层。可以通过使用一个或多个分割工艺露出参...