本发明提供了一种存储器，包括时钟发生器和多路复用锁存电路。时钟发生器被配置为基于多路复用选择信号和时钟信号而生成第一锁存时钟信号和第二锁存时钟信号，并且传输第一锁存时钟信号和第二锁存时钟信号。多路复用锁存电路被配置为基于第一锁存时钟信号...

一种器件封装件包括管芯，位于管芯上方的扇出式再分布层(RDL)以及位于扇出式RDL上方的凸块下金属(UBM)。UBM包括导电焊盘部分和环绕导电焊盘部分的沟槽。器件封装件还包括设置在UBM的导电焊盘部分上的连接件。扇出式RDL将连接件和U...

本发明涉及一种用于防止雾度的掩模表膜指示物。具体而言，本发明提供一种表膜掩模组合件，其包含掩模、表膜框架和表膜薄膜。所述表膜框架具有附着到所述掩模的底侧和由所述表膜薄膜覆盖的顶侧。所述表膜框架包含在其内表面上的涂层且所述涂层经配置以监测...

一种用于制造集成电路的方法，包含：接收集成电路的标的布局；分解标的布局为多个用于多重图案工艺的次布局；辨别在这些次布局中的可重新设置边缘；分别对这些经修饰的次布局进行光学邻近校正工艺；以及重新设置边缘以增加集成电路的可制造率。在一实施例...

本发明提供了一种芯片封装件的结构和形成方法。芯片封装件包括第一芯片结构和第二芯片结构。第一芯片结构的高度与第二芯片结构高度不同。芯片封装件也包括覆盖第一芯片结构的侧壁和第二芯片结构的侧壁的封装层。封装层不覆盖第一芯片结构的顶面和第二芯片...

本发明提供一种半导体器件，包括包含衬底和接合焊盘的管芯。连接层设置在管芯上方。连接层包括支撑焊盘和导电沟道。导电沟道的部分至少部分地穿过支撑焊盘。至少一个介电区域，插入在所述支撑焊盘与所述导电沟道的部分之间。本发明实施例涉及后钝化互连结...

本发明提供了用于形成分裂栅极闪存单元的方法以及产生的集成电路。提供具有存储单元区和电容器区的半导体衬底。电容器区包括一个或多个牺牲浅沟槽隔离(STI)区。对一个或多个牺牲STI区实施第一蚀刻以去除一个或多个牺牲STI区以及暴露与一个或多...

本发明的实施例提供了一种用于清洁等离子体处理室的方法。方法包括将有机气体引入等离子体处理室。有机气体包括具有碳和氢的有机化合物。方法包括通过激发有机气体来生成有机等离子体。有机等离子体与等离子体处理室的内部表面上方的金属化合物残余物反应...

提供了一种方法，包括：在半导体鳍上形成硅覆盖层；在硅覆盖层上方形成界面层；在界面层上方形成高k栅极介电层；以及在高k栅极介电层上方形成脱氧金属层。然后，对硅覆盖层、界面层、高k栅极介电层、和脱氧金属层执行退火。填充金属沉积在高k栅极介电...

本发明提供一种用于衬底涂布的上底漆材料。在例示性实施例中，所述涂布技术包含接收衬底及将上底漆材料涂覆到所述衬底。所述上底漆材料的所述涂覆可包含旋转所述衬底以在所述衬底上径向分散所述上底漆材料。在所述实施例中，所述上底漆材料包含每分子具有...

一种纳米线包括源极区域、漏极区域和沟道区域。源极区域被修改为减少源极区域内的少数载流子的寿命。在一个实施例中，可以通过注入非晶掺杂物或减少寿命的掺杂物来执行修改。可选地，源极可以利用不同的材料或工艺条件外延生长以减少源极区域内的少数载流...

本发明实施例提供了一种封装件结构，其包括：管芯、密封剂、通孔、第一介电层、导电线结构、粘附促进层、第二介电层和连接件。密封剂形成在管芯旁边。通孔形成在管芯旁边并且穿透密封剂。第一介电层形成在管芯、密封剂和通孔上面。导电线结构包括位于第一...

本发明提供了鳍式场效应晶体管(FinFET)器件结构及其形成方法。鳍式场效应晶体管(FinFET)器件结构包括在衬底上方形成的鳍结构和横越在鳍结构上方的栅极结构。该栅极结构包括栅电极层，所述栅电极层包括鳍结构之上的上部和鳍结构之下的下部...

本发明提供一种气体传感器，包括衬底、加热器、介电层、感测电极和气体敏感膜。衬底具有感测区域和围绕感测区域的周围区域，并且衬底还具有设置在感测区域中的开口。将加热器设置为至少位于开口上面，并且加热器的电阻率约大于6×10-8ohm·m。介...

一种制造半导体的方法，包含接收具有基板及置于基板上的第一层的装置，其中第一层包含沟渠。此方法还包含于施加第一材料于第一层之上及沟渠之中，其中此第一材料包含填充物和与填充物化学键结的成孔剂。此方法更包含固化第一材料以形成多孔材料层。多孔材...

本发明的实施例提供了用于集成电路的多层互连结构，包括衬底上方的第一介电层和部分暴露在第一介电层上方的导线。结构还包括第一介电层和暴露的导线上方的蚀刻停止层，以及蚀刻停止层上方的第二介电层。第二介电层和蚀刻停止层提供部分暴露导线的贯通孔。...

本发明实施例涉及具有FinFET器件和嵌入式闪存存储器器件的集成芯片及其形成方法。在一些实施例中，集成芯片具有逻辑区和与逻辑区横向隔开的存储区。逻辑区具有从半导体衬底向外突出的多个第一半导体材料的鳍。栅电极布置在多个第一半导体材料的鳍上...

本发明的一些实施例涉及包括磁阻式随机存取存储器(MRAM)单元的集成电路。集成电路包括半导体衬底和设置在半导体衬底上的互连结构。互连结构包括以交替的方式堆叠在彼此上方的多个介电层和多个金属层。多个金属层包括下部金属层和设置在下部金属层上...

一种光刻技术显影成分及用于光刻技术图案化之方法，用于光刻技术图案化之方法包括以下步骤：提供基板；在此基板之上形成材料层；将此材料层的一部分暴露于辐射；且在显影剂中移除此材料层的一未暴露部分，产生图案化材料层。显影剂具有大于1.82的Lo...

本发明涉及半导体元件及制造方法。更具体的，本发明提供一种半导体元件及使用半导体鳍片制造半导体元件的方法。在实施例中，从衬底形成所述鳍片，覆盖所述鳍片的中间区段，且接着移除所述鳍片的在所述中间区段的两侧上的部分。接着执行一系列布植，且形成...