用于芯片封装件的结构和形成方法技术

本发明专利技术提供了一种芯片封装件的结构和形成方法。芯片封装件包括第一芯片结构和第二芯片结构。第一芯片结构的高度与第二芯片结构高度不同。芯片封装件也包括覆盖第一芯片结构的侧壁和第二芯片结构的侧壁的封装层。封装层不覆盖第一芯片结构的顶面和第二芯片结构的顶面。本发明专利技术实施例涉及用于芯片封装件的结构和形成方法。

【技术实现步骤摘要】
优先权声明和交叉引用本申请要求于2015年7月2日提交的美国临时申请第62/188,169号的优先权，其全部内容通过引用结合于此作为参考。
本专利技术实施例涉及用于芯片封装件的结构和形成方法。
技术介绍
半导体器件用于诸如个人电脑、手机、数码相机和其他电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体层，以及使用光刻和蚀刻工艺光刻图案化各个材料层以在半导体衬底上方形成电路组件和元件来制造半导体器件。通过不断减小最小部件尺寸，半导体工业不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度，这允许更多组件集成到给定面积中。在一些应用中，这些更小的电子部件还需要使用更小面积或更小高度的更小的封装件。已经开发新的封装工艺以提高半导体器件的密度和功能。这些相对新型的半导体封装工艺面临制造挑战。
技术实现思路
根据本专利技术的一个实施例，提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的高度与所述第二芯片结构的高度不同；以及封装层，覆盖所述第一芯片结构的侧壁和所述第二芯片结构的侧壁，其中，所述封装层不覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面。根据本专利技术的另一实施例，还提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的顶面高于所述第二芯片结构的顶面；以及模塑料层，环绕所述第一芯片结构和所述第二芯片结构，其中，所述模塑料层不覆盖所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面。根据本专利技术的又另一实施例，还提供了一种用于形成芯片封装件的方法，包括：在衬底上方接合第一芯片结构和第二芯片结构；形成离型膜以覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面；在形成所述离型膜之后，形成封装层以环绕所述第一芯片结构和所述第二芯片结构；去除所述离型膜使得暴露所述第一芯片结构的所述顶面、所述第二芯片结构的所述顶面和所述封装层的顶面。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A至图1F是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。图2是根据一些实施例的芯片封装件的截面图。图3A至图3E是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。具体实施方式下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不旨在限定本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。描述了本专利技术的一些实施例。图1A至图1F是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。可以在图1A至图1F描述的阶段之前、期间和/或之后提供额外的操作。对于不同的实施例，描述的一些阶段可以被替换或消除。可以将额外的部件添加至半导体器件结构。对于不同的实施例，可以替换或消除下面所描述的一些部件。虽然一些实施例描述为按照特定的顺序实施操作，但这些操作也可以以任何合理的顺序来实施。如图1A所示，根据一些实施例，在衬底180上方接合芯片结构10、10’和20。在一些实施例中，芯片结构10’高于芯片结构10，以及芯片结构10高于芯片结构20。如图1A所示，在一些实施例中，芯片结构10’的顶面高于芯片结构10的顶面。在一些实施例中，芯片结构10的顶面高于芯片结构20的顶面。在一些实施例中，芯片结构10是单个半导体芯片。在一些实施例中，芯片结构10包括半导体衬底100和形成在半导体衬底100上的互连结构(未示出)。例如，互连结构形成在面向衬底180的底面上。互连结构包括多个层间介电层和形成在层间介电层中的多个导电部件。这些导电部件包括导电线、导电通孔和导电接触件。导电部件的一些部分可以用作导电焊盘。在一些实施例中，各个器件元件形成在半导体衬底100中。各个器件元件的实施例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)、二极管、或其他适用的元件。器件元件通过互连结构连通以形成集成电路器件。集成电路器件包括逻辑器件、存储器件(例如，静态随机存取存储器，SRAMs)、无线射频器件(RF)、输入/输出(I/O)器件、芯片上系统(SoC)器件、其他合适类型的器件或它们的组合。在一些实施例中，芯片结构10是包括多个功能的芯片上系统(SoC)芯片。在一些实施例中，芯片结构10’类似于芯片结构10。芯片结构10’包括半导体衬底100’和形成在半导体衬底100’上的互连结构(未示出)。例如，互连结构形成在面向衬底180的底面上。在一些实施例中，芯片结构10’是包括多个功能的芯片上系统(SoC)芯片。在一些实施例中，芯片结构10和芯片结构10’的多功能的一些或者部分互不相同。在一些实施例中，芯片结构20包括堆叠的多个半导体管芯。如图1A所示，芯片结构20包括半导体管芯200、半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H。在一些实施例中，芯片结构20包括封装和保护这些半导体管芯的模塑料层210。模塑料层210可以包括具有填充料分散在其中的环氧树脂。填充料可以包括纤维、绝缘粒子、其他合适的元件或它们的组合。在一些实施例中，半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H是存储管芯。存储管芯可以包括诸如静态随机存取存储(SRAM)器、动态随机存取存储(DRAM)器、其他合适的器件或它们的组合的存储器件。在一些实施例中，半导体管芯200是电连接到堆叠于其上的存储管芯的控制管芯。芯片结构20可以起到高带宽存储器(HBM)的作用。可以对本专利技术的实施例作出许多改变和/或修改。在一些实施例中，芯片结构20包括单个半导体芯片。半导体芯片可以是SoC芯片。如图1A所示，在一些实施例中，导电接合结构206形成于这些半导体管芯200、半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管本文档来自技高网...

【技术保护点】
一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的高度与所述第二芯片结构的高度不同；以及封装层，覆盖所述第一芯片结构的侧壁和所述第二芯片结构的侧壁，其中，所述封装层不覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面。

【技术特征摘要】
2015.07.02 US 62/188,169;2015.12.28 US 14/981,4581.一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的高度与所述第二芯片结构的高度不同；以及封装层，覆盖所述第一芯片结构的侧壁和所述第二芯片结构的侧壁，其中，所述封装层不覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面。2.根据权利要求1所述的芯片封装件，其中，所述封装层具有连接所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面的倾斜面。3.根据权利要求1所述的芯片封装件，其中，所述第二芯片结构包括多个堆叠的存储管芯。4.根据权利要求1所述的芯片封装件，进一步包括衬底，其中，所述第一芯片结构和所述第二芯片结构通过导电接合结构接合在所述衬底上。5.根据权利要求4所述的芯片封装件，其中，所述衬底是半导体衬底。6.根据权利要求4所述的芯片封装件，进一步包括穿透...

【专利技术属性】
技术研发人员：魏文信，吴集锡，余振华，胡宪斌，侯上勇，陈伟铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71