本发明提供了光刻掩模。光刻掩模包括包含低热膨胀材料(LTEM)的衬底。多层(ML)结构设置在衬底上方。ML结构配置为反射辐射。ML结构包含多个交错的膜对。每个膜对包括第一膜和第二膜。第一膜和第二膜具有不同的材料组分。每个膜对具有相应的厚...

本发明提供一种半导体制造中清洁晶圆的方法。该方法包括提供晶圆。该方法进一步包括通过顺序供给清洁溶液，以及供给与净化气体混合的第一清洗液，在第一清洁周期中清洁晶圆。该方法也包括通过顺序供给清洁溶液和与净化气体相混合的第二清洗液，在第二清洁...

本发明公开了管芯封装件及其制造方法。在实施例中，制造管芯封装件的方法可以包括：形成包封的通孔结构，包封的通孔结构包括至少一个通孔、包封至少一个通孔的聚合物层和包封聚合物层的第一模塑料；将包封的通孔结构和第一管芯堆叠件放置在载体上方，至少...

本发明实施例提供了半导体器件。半导体器件包括密封环和吸声电路。在密封环和接地垫之间电连接吸声电路。吸声电路包括至少一个电容器和至少一个电感器以形成第一吸声路径、第二吸声路径和第三吸声路径。本发明实施例涉及半导体器件和半导体系统。

一些实施例涉及一种磁阻随机存取存储器(MRAM)单元。该单元包括底电极，该底电极具有被周围的底电极部分包围的中心的底电极部分。导电底电极的阶梯区域将中心和周围的底电极部分相互连接，以使中心部分的上表面相对于周围部分的上表面凹陷。磁隧道结...

本发明涉及依赖于先进的工艺控制(APC)的凸块计量的方法，以向凸块计量模块提供描述衬底的翘曲的衬底翘曲参数，从而改善凸块计量模块的聚焦。在一些实施例中，方法测量半导体衬底的一个或多个衬底翘曲参数。基于测量的衬底翘曲参数来计算凸块计量模块...

本发明的更广泛形式之一涉及制造半导体器件的法。方法包括将光刻胶层曝光于辐射源以及将硬化剂应用于光刻胶层。因此，在应用硬化剂之后，光刻胶层的第一部分具有比光刻胶层的第二部分更高的玻璃化转变温度、更高的机械强度。本发明实施例涉及光刻工艺和材料。

本发明的一些实施例涉及一种制造集成电路器件的方法。在该方法中，在衬底上方形成介电层。介电层包括布置在介电层内的开口。沿着开口的底部和侧壁表面形成第一钴衬垫。在第一钴衬垫的暴露的表面上形成阻挡衬垫。在开口中并且在阻挡衬垫上方形成块状钴层以...

本发明的实施例提供了一种半导体器件和制造方法，其中，使用照射的掩模材料形成具有减小的尺寸的部件。在实施例中，利用通过带电离子照射过的掩模材料来聚焦后续的照射工艺。在另一实施例中，照射掩模材料以使掩模材料再成型并且减小在掩模材料中形成的开...

提供了用于形成半导体器件结构的方法。该方法包括在衬底上方的第一介电层中形成金属层以及在金属层上方形成蚀刻停止层。蚀刻停止层由含金属材料制成。该方法也包括在蚀刻停止层上方形成第二介电层以及通过蚀刻工艺去除部分第二介电层以暴露蚀刻停止层并且...

方法包括接收集成电路设计布局，该集成电路设计布局包括分隔开第一间隔的第一布局块和第二布局块。第一布局块和第二布局块分别包括在第一方向上纵向定向的第一线图案和第二线图案。该方法还包括向第一间隔添加伪图案，该伪图案连接第一线图案和第二线图案...

本发明提供了CMOS‑MEMS器件结构。CMOS‑MEMS器件结构包括感测衬底和CMOS衬底。感测衬底包括接合台面结构。CMOS衬底包括顶部介电层。感测衬底和CMOS衬底通过接合台面结构接合，并且接合台面结构限定CMOS衬底和感测衬底之...

可以在具有热电器件的半导体器件中实施Fin FET技术的集成热电器件的操作。热电器件包括衬底和设置在衬底上的鳍结构。热电器件包括设置在鳍结构的相对端部上的第一连接层和第二连接层。热电器件包括热耦合至鳍结构的相对端部的第一导热结构和第二导...

一种半导体结构包括：隔离结构、栅极堆叠件、间隔件、和图案化的抗蚀保护氧化物。隔离结构形成在半导体衬底中并且使半导体衬底的器件区域电隔离。栅极结构位于隔离结构上。间隔件形成为沿着隔离结构上的栅极堆叠件的侧壁。图案化的抗蚀保护氧化物位于隔离...

在一种制造半导体装置的方法中，形成鳍片结构，包含第一半导体层、置于第一半导体层上的氧化层及置于氧化层上的第二半导体层。形成隔离绝缘层，使得鳍片结构内的第二半导体层突出自隔离绝缘层；而氧化层及第一半导体层则埋于阻隔绝缘层之中。形成第三半导...

本发明提供了方法。该方法包括：在图案化的衬底上形成光刻胶层；从图案化的衬底收集第一覆盖数据；基于来自集成电路(IC)图案的第二覆盖数据至来自图案化的衬底的第一覆盖数据的映射来确定覆盖补偿；根据覆盖补偿对光刻系统实施补偿工艺；以及之后通过...

本发明涉及在氧化物衬底上的FinFET沟道和相关方法。本发明提供一种用于制造半导体组件的方法，所述组件具有基本上为零掺杂剂的沟道区域，所述方法包含从衬底处形成多个鳍。在各种实施例中，多个鳍中的每一个包含：衬底的一部分，在所述衬底部分上的...

提供了一种用于形成半导体器件结构的方法。该方法包括在衬底上方形成介电层。介电层具有穿通介电层的沟槽。该方法包括在沟槽中形成栅极堆叠件。该方法包括在栅极堆叠件上方执行含氢等离子体工艺。该方法包括去除栅极堆叠件的顶部以形成被栅极堆叠件和介电...

本发明提供一种方法，包括：在载体衬底上方形成第一管芯封装件，第一管芯封装件包括第一管芯，第一再分布层形成在第一管芯上方并耦接至第一管芯，第一再分布层包括设置在一层或多层介电层中的一层或多层金属层，第二管芯附着于再分布层上方，在第二管芯和...

提供了堆叠的半导体器件及其形成方法。在管芯上形成接触焊盘。钝化层毯式沉积在接触焊盘上方。随后地，图案化钝化层以形成第一开口，第一开口暴露出接触焊盘。缓冲层毯式沉积在钝化层和接触焊盘上方。随后地，图案化缓冲层以形成第二开口，第二开口暴露出...