堆叠的半导体器件及其形成方法技术

提供了堆叠的半导体器件及其形成方法。在管芯上形成接触焊盘。钝化层毯式沉积在接触焊盘上方。随后地，图案化钝化层以形成第一开口，第一开口暴露出接触焊盘。缓冲层毯式沉积在钝化层和接触焊盘上方。随后地，图案化缓冲层以形成第二开口，第二开口暴露出第一组接触焊盘。第一导电支柱形成在第二开口中。导电线和第一导电支柱同时形成在缓冲层上方，导电线的端终终止于第一导电支柱。外部连接件结构形成在第一导电支柱和导电线上方，第一导电支柱将接触焊盘电连接至外部连接件结构。本发明专利技术实施例涉及堆叠的半导体器件及其形成方法。

【技术实现步骤摘要】

本专利技术实施例涉及堆叠的半导体器件及其形成方法。
技术介绍
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度不断提高，半导体工业已经经历了快速的发展。在很大程度上，集成度的这种提高源自于最小部件尺寸的不断减小(例如，将半导体工艺节点减小至亚20nm节点)，这样允许更多的组件集成在给定区域内。随着对微型化、更高速度、更大带宽以及更低功耗和延迟的要求提高，也产生了对于半导体管芯的更小和更具创造性的封装技术的需要。随着半导体技术的进一步发展，已经出现了堆叠的半导体器件(例如，3D集成电路(3DIC))，以作为进一步减小半导体器件的物理尺寸的有效可选方式。在堆叠的半导体器件中，晶圆/芯片使用诸如通孔(TV)的贯穿连接间堆叠在彼此的顶部上和互连。例如，3DIC的一些优势包括：显示较小的覆盖区，通过减小信号互连件的长度来减少功耗，以及如果在装配之前分别地测试单独的管芯，提高产量和生产成本。
技术实现思路
根据本专利技术的一些实施例，提供了一种半导体器件，包括：焊盘，具有：位于其上的接触焊盘；和布线结构，位于所述接触焊盘上方，所述布线结构包括：钝化层，位于所述接触焊盘上方；缓冲层，位于所述接触焊盘和所述钝化层上方；第一导电支柱，位于第一组接触焊盘的上方，所述第一导电支柱具有第一部分和第二部分，所述第一部分延伸穿过所述钝化层和所述缓冲层，所述第一部分与所述第一组接触焊盘接触，所述第二部分在所述缓冲层上方延伸；和导电线，位于所述缓冲层上方，所述导电线连接配对的所述第一导电支柱；以及外部连接件结构，位于所述布线结构上方，所述布线结构将所述接触焊盘电连接至所述外部连接件结构。根据本专利技术的另一些实施例，还提供了一种半导体器件，包括：管芯，由模制结构密封，所述管芯具有：位于其上的接触焊盘；以及布线结构，位于所述接触焊盘上方，所述模制结构沿着所述布线结构的侧壁延伸，所述布线结构包括：钝化层，位于所述接触焊盘上方，所述钝化层具有暴露出第一组接触焊盘的和第二组接触焊盘的第一开口，所述第一组接触焊盘不同于所述第二组接触焊盘；缓冲层，位于所述接触焊盘和所述钝化层上方，所述缓冲层具有暴露出所述第二组接触焊盘的第二开口；第一导电支柱，接触所述第一组接触焊盘，所述第一导电支柱具有第一部分和第二部分，所述第一部分设置在所述第一开口中和所述第二部分在所述钝化层的最高表面之上延伸，其中，每个所述第一导电支柱与所述布线结构的其他导电元件分隔开；第二导电支柱，接触所述第二组接触焊盘，所述第二导电支柱具有第三部分和第四部分，所述第三部分设置在所述第二开口中，以及所述第四部分在所述缓冲层的最高表面之上延伸；以及导电线，位于所述缓冲层上方，所述导电线的端终终止于所述第二导电支柱；以及外部连接件结构，位于所述布线结构上方，所述布线结构将所述接触焊盘电连接至所述外部连接件结构。根据本专利技术的又一些实施例，还提供了一种方法，包括：在管芯上形成接触焊盘；在所述接触焊盘上方毯式沉积钝化层；图案化所述钝化层以形成第一开口，所述第一开口暴露出所述接触焊盘；在所述钝化层和所述接触焊盘上方毯式沉积缓冲层；图案化所述缓冲层以形成第二开口，所述第二开口暴露出第一组接触焊盘；在所述第二开口中形成第一导电支柱，所述第一导电支柱的最高表面位于所述缓冲层的最高表面之上；在形成所述第一导电支柱的同时，在所述缓冲层上方形成导电线，所述导电线的端终终止于所述第一导电支柱；以及在所述第一导电支柱和所述导电线上方形成外部连接件结构，所述第一导电支柱将所述接触焊盘电连接至所述外部连接件结构。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1A至图5B是根据一些实施例的在半导体管芯的制造期间的各个处理步骤的顶视图和截面图。图6A至图10B是根据一些实施例的在半导体管芯的制造期间的各个处理步骤的顶视图和截面图。图11A至图15B是根据一些实施例的在半导体管芯的制造期间的各个处理步骤的顶视图和截面图。图16是根据一些实施例示出的形成半导体管芯的方法的流程图。图17至图21是根据一些实施例的在堆叠的半导体器件的制造期间的各个处理步骤的截面图。图22是根据一些实施例示出的形成堆叠的半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。将通过在特定上下文中的实施例来描述实施例，即诸如叠层封装(PoP)器件、封装件上芯片(CoP)器件等的堆叠器件。示出了形成堆叠器件的各个中间阶段。讨论实施例的一些变型。图1A至图5B是根据一些实施例的在半导体管芯100的制造期间的各个处理步骤的顶视图和截面图，其中，“A”图表示顶视图以及“B”图表示沿相应的“A”图的B-B'线的截面图。首先转向图1A和图1B，示出了半导体管芯100。在示出的实施例中，半导体管芯100包括处理过的晶圆101的部分以及形成在处理过的晶圆101和接触焊盘103上方的钝化层105，其中，处理过的晶圆101的部分具有形成在其上的接触焊盘103。图案化钝化层105以在钝化层105中形成开口107并且暴露出接触焊盘103的部分。在一些实施例中，处理过的晶圆101包括衬底和衬底上的各个有源器件和无源器件，以及衬底上方的各个金属化层，由于这些器件对于理解以下描述的各个实施例来说是非必要的，所以图1A和图1B中没有明确示出这些器件。衬底可以由硅形成，但是其还可以由其他III族、IV族和/或V族元素形成，诸如，硅、锗、镓、砷以及它们的组合。衬底也可以是绝缘体上硅(SOI)的形式。SOI衬底可包括形成在绝缘层(诸如掩埋氧化物等)上方的半导体材料层(诸如硅、锗等)，其中，绝缘层形成在硅衬底上。另外，可以使用的其他衬底，包括多层衬底、梯度衬底、混合定向衬底、它们的任意组合等。在一些实施例中，各种有源器件和无源器件可以包括诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等的各种n型金属氧化物半导体(NMOS)和/或p型金属氧化物半导体(PMOS)器件。金属化层可以包括形成在衬底上方的层间电介质(ILD)/金本文档来自技高网...

【技术保护点】
一种半导体器件，包括：焊盘，具有：位于其上的接触焊盘；和布线结构，位于所述接触焊盘上方，所述布线结构包括：钝化层，位于所述接触焊盘上方；缓冲层，位于所述接触焊盘和所述钝化层上方；第一导电支柱，位于第一组接触焊盘的上方，所述第一导电支柱具有第一部分和第二部分，所述第一部分延伸穿过所述钝化层和所述缓冲层，所述第一部分与所述第一组接触焊盘接触，所述第二部分在所述缓冲层上方延伸；和导电线，位于所述缓冲层上方，所述导电线连接配对的所述第一导电支柱；以及外部连接件结构，位于所述布线结构上方，所述布线结构将所述接触焊盘电连接至所述外部连接件结构。

【技术特征摘要】
2015.06.30 US 14/788,2581.一种半导体器件，包括：焊盘，具有：位于其上的接触焊盘；和布线结构，位于所述接触焊盘上方，所述布线结构包括：钝化层，位于所述接触焊盘上方；缓冲层，位于所述接触焊盘和所述钝化层上方；第一导电支柱，位于第一组接触焊盘的上方，所述第一导电支柱具有第一部分和第二部分，所述第一部分延伸穿过所述钝化层和所述缓冲层，所述第一部分与所述第一组接触焊盘接触，所述第二部分在所述缓冲层上方延伸；和导电线，位于所述缓冲层上方，所述导电线连接配对的所述第一导电支柱；以及外部连接件结构，位于所述布线结构上方，所述布线结构将所述接触焊盘电连接至所述外部连接件结构。2.根据权利要求1所述的半导体器件，还包括：封装件，接合至所述管芯，所述外部连接件结构插入在所述管芯和所述封装件之间。3.根据权利要求1所述的半导体器件，还包括：密封剂，沿着所述管芯的侧壁延伸，所述密封剂的最高表面基本上与所述布线结构的最高表面基本共面，其中，所述外部连接件结构包括：一个或多个重分布层，位于所述布线结构上，所述一个或多个重分布层的至少部分沿着所述密封剂的所述最高表面延伸；以及导电凸块，位于所述一个或多个重分布层上。4.根据权利要求1所述的半导体器件，其中，所述第一导电支柱的宽度大于所述导电线的宽度。5.根据权利要求1所述的半导体器件，其中，所述第一导电支柱的第二部分的宽度大于所述第一导电支柱的第一部分的宽度。6.根据权利要求1所述的半导体器件，其中，所述布线结构还包括：
\t第二导电支柱，位于第二组接触焊盘的上方，所述第二导电支柱具有第三部分和第四部分，所述第三部分延伸穿过所述钝化层延伸并且与所述第二组接触焊盘接触，所述第四部分在所述钝化层上方延伸，其中，每个所述第二导电支柱与所述布线结构的其他导电元件断开。7.根据权利要求6所述的半导体器件，其中，所述布线结构还包括：保护层，所述保护层沿着所述第一导电支柱、所述第二导电支柱和所述导电线的侧壁延伸。8.一...

【专利技术属性】
技术研发人员：陈宪伟，叶德强，黄立贤，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71