本发明提供了半导体器件及其制造方法。通过最初形成相互共面的第一掺杂区和第二掺杂区来形成垂直全环栅器件。在第一掺杂区和第二掺杂区上方形成沟道层，并且在沟道层上方形成第三掺杂区。形成第四掺杂区，以使第四掺杂区与第三掺杂区共面，以及图案化第一...

提供了一种用于制造FinFET的方法，以及FinFET。在各个实施例中，用于制造FinFET的方法包括：在衬底上方形成鳍结构。接下来，沉积横跨在鳍结构上方的伪栅极。该方法继续在伪栅极的侧壁上形成成对的第一间隔件。然后，在未被伪栅极覆盖的...

提供一种半导体器件，包括第一和第二FinFET以及由绝缘材料制成并且设置在第一和第二FinFET之间的分隔塞。第一FinFET包括在第一方向上延伸的第一鳍结构，在第一鳍结构上方形成的第一栅极电介质和在第一栅极电介质上方形成并且在垂直于第...

一种器件包括半导体衬底以及延伸至半导体衬底内的隔离区。半导体鳍位于隔离区的相对部分之间，其中，半导体鳍位于隔离区的顶面上方。栅极堆叠件与半导体鳍重叠。源极/漏极区位于栅极堆叠件的侧部上并且连接至半导体鳍。源极/漏极区包括比半导体鳍薄的内...

本发明提供了半导体结构及其形成方法。半导体结构包括形成在衬底上方的鳍结构和横跨鳍结构形成的栅极结构。此外，栅极结构包括形成在衬底上方的栅极介电层和形成在栅极介电层上方的功函数金属层。栅极结构进一步包括形成在功函数金属层上方的栅电极层。此...

本发明提供了一种制造Fin FET的方法，方法包括在衬底上方形成鳍结构，鳍结构包括上层。上层的部分从隔离绝缘层暴露。在鳍结构的部分上方形成伪栅极结构。伪栅极结构包括伪栅电极层和伪栅极介电层。在伪栅极结构上方形成层间绝缘层。去除伪栅极结构...

本发明的实施例提供了一种集成电路(IC)器件。该IC器件包括第一衬底，第一衬底具有前侧和背侧。背侧包括延伸至第一衬底内的第一空腔。介电层设置在第一衬底的背侧上，并且包括对应于第一空腔的开口以及远离开口横向延伸并且终止于气体入口凹槽处的沟...

本发明涉及接触结构及其形成方法。一种结构包括位于衬底上方的介电层、粘合层、硅化物、阻挡层和导电材料。介电层具有至衬底的表面的开口。粘合层沿着开口的侧壁。硅化物位于衬底的表面上。阻挡层位于粘合层和硅化物上，并且阻挡层直接邻接硅化物。导电材...

提供具有提高的擦除速度的分离栅极闪速存储器单元。擦除栅极和浮置栅极在半导体衬底上方横向间隔开。浮置栅极具有：朝向擦除栅极增大的高度；与擦除栅极相邻的凹形侧壁表面；以及浮置栅极的凹形侧壁表面与上表面的界面限定的尖端。控制栅极和侧壁间隔件布...

本发明的实施例提供一种用于制造半导体器件的方法，包括在衬底上方形成在第一方向上延伸的一个或多个鳍部。一个或多个鳍部包括沿着第一方向的第一区域和位于第一区域两侧沿着第一方向的第二区域。将掺杂剂注入鳍部的第一区域，但是未注入第二区域。栅极结...

存储器件包括第一电极、第二电极、存储元件、间隔件和阻挡结构。第二电极与第一电极相对。存储元件设置在第一电极和第二电极之间。间隔件形成在第二电极的侧壁上，并且间隔件具有设置在间隔件的顶面上的凹口。阻挡结构嵌入在间隔件的侧部中，并且阻挡结构...

本发明的实施例提供一种稳压器电路，包括稳压器输出节点、至少(N+1)个稳压器控制电路和N个驱动器。N是大于1的整数。N个驱动器的每一个都包括多路复用器、驱动器级和前置驱动器级。多路复用器包括输入端口和输出端口，其中，多路复用器的输入端口...

本发明的实施例提供一种电路，包括第一晶体管、第二晶体管、电阻器件和放大器。第一晶体管包括第一漏极和第一栅极。第一晶体管包括第二漏极和第二栅极。电阻器件连接在第一栅极与第二栅极之间。放大器包括连接至第一漏极的第一输入端和连接至第二漏极的第...

本公开提供了一种互补金属氧化物半导体(CMOS)图像传感器的焊盘结构。半导体衬底布置在后道工序(BEOL)金属化堆叠件上方，并且包括划线开口。缓冲层衬垫划线开口。导电焊盘包括基区和突出区。基区布置在划线开口中的缓冲层上方，并且突出区从基...

提供了一种在沉积设备中使用的气体分配器。该气体分配器包括喷头，喷头包括多个孔；以及掩模层，形成在喷头的表面上，其中孔穿透穿过掩模层。还公开了使用气体分配器的沉积设备。

提供了一种FinFET器件结构及其形成方法。FinFET器件结构包括形成在衬底上方的停止层，和形成在停止层上方的鳍结构。FinFET器件结构包括：形成在鳍结构上方的栅极结构，和邻近栅极结构的源极/漏极(S/D)结构。S/D结构的底面位于...

本发明的实施例提供了一种制造半导体结构的方法，包括：接收第一衬底，第一衬底包括第一表面、与第一表面相对的第二表面以及设置在第一表面上方的多个导电凸块；接收第二衬底；在第一衬底或第二衬底上方设置粘合剂；在第一环境中加热粘合剂；通过在第一衬...

本发明提供了一种半导体器件，包括集成电路、至少一个外部密封环和至少一个内部密封环。外部密封环围绕集成电路。外部密封环包括堆叠配置的多个金属层，并且金属层是闭合的环形。内部密封环设置在外部密封环和集成电路之间并且与外部密封环分离。内部密封...

本发明提供了半导体器件结构的结构和形成方法。半导体器件结构包括位于半导体衬底上方的栅极堆叠件和位于栅极堆叠件上方的保护元件。保护元件的顶部宽于保护元件的底部。半导体器件结构还包括位于保护元件的侧面和栅极堆叠件的侧壁上方的间隔元件。半导体...

本发明实施例提供了具有腔体的微机电系统(MEMS)结构，腔体使用掩模层气密密封。覆盖衬底布置在MEMS衬底上方，覆盖衬底包括可移动元件。覆盖衬底包括布置在可移动元件上方并开口至可移动元件的腔体，并且包括与腔体流体连通的密封开口。掩模层布...