掩埋沟道半导体器件及其制造方法技术

本发明专利技术的实施例提供一种用于制造半导体器件的方法，包括在衬底上方形成在第一方向上延伸的一个或多个鳍部。一个或多个鳍部包括沿着第一方向的第一区域和位于第一区域两侧沿着第一方向的第二区域。将掺杂剂注入鳍部的第一区域，但是未注入第二区域。栅极结构位于第一区域上方，并且在鳍部的第二区域上形成源极/漏极。本发明专利技术还提供了一种半导体器件及其包括该半导体器件的Gilbert单元混频器。

【技术实现步骤摘要】

本专利技术总体涉及半导体领域，更具体地，涉及半导体器件、相关的制造方法及其包括该半导体器件的Gilbert单元混频器。
技术介绍
随着半导体工业已经进入到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战已经导致了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高纵横比的半导体鳍并且在其中形成半导体晶体管器件的沟道和源极/漏极区。利用沟道和源极/漏极区的增大的表面面积的优势，沿着鳍结构的侧面并且在鳍结构的侧面上方(如，包裹)形成栅极，以产生更快、更可靠和更好控制的半导体晶体管器件。在一些器件中，例如，FinFET的源极/漏极(S/D)部分中的应变材料使用硅锗(SiGe)、磷化硅(SiP)或碳化硅(SiC)，这可以用于增强载流子迁移率。
技术实现思路
根据本专利技术的一个方面，提供了一种用于制造半导体器件的方法，包括：在衬底上方形成在第一方向上延伸的一个或多个鳍部；其中，所述一个或多个鳍部包括沿着所述第一方向的第一区域和位于所述第一区域两侧且沿着所述第一方向的第二区域；将掺杂剂注入所述鳍部的第一区域，但是未注入所述第二区域；在所述鳍部的第一区域上方形成栅极结构；以及在所述鳍部的第二区域上形成源极/漏极。优选地，所述掺杂剂是选自由磷、砷和锑组成的组中的N型掺杂剂。优选地，所述掺杂剂是选自由硼、BF2、铝和镓组成的组中的P型掺杂剂。优选地，所述第一区域中的掺杂剂的浓度为约1.5×1016原子cm-3至2.0×1020原子cm-3。优选地，所述第一区域中的掺杂剂的浓度为大约1×1018原子cm-3至2×1018原子cm-3。优选地，该方法还包括：在所述鳍部上方形成抗蚀剂层；以及在注入所述掺杂剂之前，在所述抗蚀剂层中形成开口以暴露所述鳍部的第一区域。优选地，该方法还包括：在注入所述掺杂剂之后，去除所述抗蚀剂层。根据本专利技术的一个方面，提供了一种半导体器件，包括：一个或多个鳍部，位于衬底上方并且在第一方向上延伸；其中，所述一个或多个鳍部包括沿着所述第一方向的第一区域和位于所述第一区域两侧且沿着所述第一方向的第二区域，并且所述鳍部的第一区域包括浓度为大约1.5×1016原子cm-3至2.0×1020原子cm-3的掺杂剂；栅极结构，位于所述鳍部的第一区域上方；以及源极/漏极，形成在所述鳍部的第二区域上。优选地，所述掺杂剂是选自由磷、砷和锑组成的组中的N型掺杂剂。优选地，所述掺杂剂是选自由硼、BF2、铝和镓组成的组中的P型掺杂剂。优选地，所述第一区域中的掺杂剂的浓度为大约1.7×1017原子cm-3至1.7×1019原子cm-3。优选地，所述第一区域中的掺杂剂的浓度为大约1×1018原子cm-3至2×1018原子cm-3。优选地，N型掺杂剂位于所述鳍部的中心区域处，并且距所述鳍部的顶部大约15nm至20nm以及在厚度方向上距沿着所述鳍部的所述第一方向延伸的侧壁3nm至7nm。优选地，该半导体器件还包括：多个鳍部；以及隔离绝缘层，形成在邻近的鳍部之间。优选地，该半导体器件具有位于源极与漏极区域之间的为大约7nm至大约16nm的栅极长度。优选地，所述栅极结构包括高k栅极介电层和金属栅电极。优选地，所述源极/漏极区域是凸起的源极/漏极区域。根据本专利技术的又一方面，提供了一种Gilbert单元混频器包括：多个晶体管，彼此电连接，其中，所述多个晶体管中的至少一个包括：一个或多个鳍部，位于衬底上方并且在第一方向上延伸；其中，所述一个或多个鳍部包括沿着所述第一方向的第一区域和位于所述第一区域两侧且沿着所述第一方向的第二区域，并且所述鳍部的第一区域包括浓度为大约1.5×1016原子cm-3至2.0×1020原子cm-3的掺杂剂；栅极结构，位于所述鳍部的第一区域上方；以及源极/漏极，形成在所述鳍部的第二区域上。优选地，所述掺杂剂位于所述鳍部的中心区域处，并且距所述鳍部的顶部大约15nm至20nm以及在厚度方向上距沿着所述鳍部的所述第一方向延伸的侧壁3nm至7nm。优选地，所述掺杂剂是选自由磷、砷和锑组成的组中的N型掺杂剂。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1是根据本专利技术的实施例的用于制造具有鳍结构的半导体FET器件(FinFET)的示例性工艺流程图。图2至图16示出了根据本专利技术的实施例的用于制造半导体器件的示例性方法和半导体器件。图17示出了根据本专利技术的实施例的混频电路。图18示出了根据本专利技术的实施例的包括混频电路的装置。图19A至图19D是示出了根据本专利技术的包括FinFET的器件的栅极电压与漏极电流之间关系的示图。图20是根据本专利技术的包括FinFET的器件的线性度(linearity)的示图。具体实施方式应当理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不
同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，元件的尺寸不限制于公开的范围或数值，但是可以取决于工艺条件和/或期望的器件性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简化和清楚，可以以不同的尺寸任意地绘制各个部件。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，并因此对本文中所使用的空间相对位置描述符进行同样的解释。另外，术语“由…制成”可以意为“包括”或者“由…组成”。FinFET器件具有比块状CMOS器件更大的闪噪。模拟/RF电路要求较低的噪声和较高线性度的MOS器件。得益于本专利技术的一个或多个实施例的器件的实例是半导体器件。例如，这样的一个器件是FinFET器件。例如，FinFET器件可以是包括P型金属氧化物半导体(PMOS)FinFET器件和N型金属氧化物半导体(NMOS)FinFET器件的互补金属氧化物半导体(CMOS)器件。特别地，Gilbert单元混频器可以得益于本专利技术。以下公开内容将包括FinFET实例来说明本应用的各个实施例。然而，应该理解，除了特别声明外，本申请不应限制于特定类型的器件。图1示出了根据本专利技术的实施例的用于制造具有鳍结构的半导体FET器件(FinFET)的示例性方法。示例性方法100包括在衬底上方形成一个或多个鳍部的操作102和将掺杂剂注入一个或多个鳍部的操作104。在注入操作之后，执行在一个或多个鳍部上方形成栅极结构的操作106。在操作108中，源极/漏极形成在一个或多个鳍部上且分别位于栅极结构的两侧。如图2所示，根据一个实施例，为了制造一个或多个鳍部，在衬底12
上方形成掩模层14。例本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：在衬底上方形成在第一方向上延伸的一个或多个鳍部；其中，所述一个或多个鳍部包括沿着所述第一方向的第一区域和位于所述第一区域两侧且沿着所述第一方向的第二区域；将掺杂剂注入所述鳍部的第一区域，但是未注入所述第二区域；在所述鳍部的第一区域上方形成栅极结构；以及在所述鳍部的第二区域上形成源极/漏极。

【技术特征摘要】
2015.06.05 US 14/732,6611.一种用于制造半导体器件的方法，包括：在衬底上方形成在第一方向上延伸的一个或多个鳍部；其中，所述一个或多个鳍部包括沿着所述第一方向的第一区域和位于所述第一区域两侧且沿着所述第一方向的第二区域；将掺杂剂注入所述鳍部的第一区域，但是未注入所述第二区域；在所述鳍部的第一区域上方形成栅极结构；以及在所述鳍部的第二区域上形成源极/漏极。2.根据权利要求1所述的用于制造半导体器件的方法，其中，所述掺杂剂是选自由磷、砷和锑组成的组中的N型掺杂剂。3.根据权利要求1所述的用于制造半导体器件的方法，其中，所述掺杂剂是选自由硼、BF2、铝和镓组成的组中的P型掺杂剂。4.一种半导体器件，包括：一个或多个鳍部，位于衬底上方并且在第一方向上延伸；其中，所述一个或多个鳍部包括沿着所述第一方向的第一区域和位于所述第一区域两侧且沿着所述第一方向的第二区域，并且所述鳍部的第一区域包括浓度为大约1.5×1016原子cm-3至2.0×1020原子cm-3的掺杂剂；栅极结构，位于所述鳍部的第一区域上方；以及源极/漏极，形成在所述鳍部的第二区域上。5.根据权利要求4所述的半导体器件...

【专利技术属性】
技术研发人员：陈家忠，黄崎峰，梁其翔，蔡辅桓，谢协宏，叶子祯，蔡汉旻，朱虹霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71