一种半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半；填充凹槽以形成具有平整表面第二阻挡层，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，直至暴露待加工层，在第一掩膜层中形成第一掩膜层图形；以第一掩膜层图形为掩膜对待加工层进行加工。利用本发明专利技术提供的方法在套刻容差超过关键尺寸一半时，现有技术中套刻偏差而产生的缝隙，由于第一阻挡层的存在，能保护所述缝隙之下待加工层不受影响，从而能提升套刻的容差，有效的提高了关键图形的均匀性和准确性。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种半导体器件的制造方法。
技术介绍
随着半导体芯片的制程节点降低至20纳米及以下，关键图层的转移已经越来越重要，特别是存储器后道工艺的金属层制作、鳍式晶体管(FinFET)的Fin制作等。随着要转移的关键图层的周期越来越小，制作精度、套刻精度成为制约半导体制造中良品率的主要因素之一。例如，为将如图1所示的图形转移到待刻蚀层，传统的SADP制造过程如图2至7所示，首先，在包含前层结构的衬底50上依次形成待刻蚀层40、第一掩膜层30、第一图形210，如图2所示；旋涂一阻挡层25，保证旋涂后表面平整度最佳；沉积或旋涂第三掩膜层20和光刻胶层10，并光刻形成裁剪图形230，如图3所示，裁剪图形230具有不同的尺寸和周期；继续刻蚀第一掩膜层20和阻挡层25，露出第一图形210和第一掩膜层30，如图4、图5所示；去除光刻胶层10和第二掩膜层20，如图6所示，刻蚀第一掩膜层30和待刻蚀层40，并分别去除第一图形210、裁剪图形230和第一掩膜层30，如图7所示。随着第一图形210的宽度越来越小，一旦套刻容差不小于第一图形210的宽度的2倍时，例如关键尺寸为本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括步骤：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半；填充凹槽以形成具有平整表面的第二阻挡层，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，直至暴露待加工层，在第一掩膜层中形成第一掩膜层图形；以第一掩膜层图形为掩膜对待加工层进行加工。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括步骤：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半；填充凹槽以形成具有平整表面的第二阻挡层，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，直至暴露待加工层，在第一掩膜层中形成第一掩膜层图形；以第一掩膜层图形为掩膜对待加工层进行加工。2.根据权利要求1所述的方法，其特征在于，所述第一图形通过侧墙图形转移的方法形成。3.根据权利要求1所述的方法，其特征在于，所述填充凹槽以形成具有平整表面的第二阻挡层包括：在第一阻挡层之上填充第二阻挡层；进行表面平坦化。4.根据权利要求2所述的方法，其特征在于，所述形成第二图形包括：在第二阻挡层上依次形成第二掩膜层和光罩层，所述光罩层中包括用于形成第二图形的图案以及第一图形的修正图案；以光罩层为掩膜，进行第二掩膜层的刻蚀，在第二掩膜层中形成第二图形。5.根据权利要求1所述的方法，其特征在于，所述以第二图形为掩膜进行刻蚀，直至暴露待加工层，形成第一掩膜层图形包括：以第二图形为掩膜进行刻蚀，直至暴露和/或部分刻蚀第一掩膜层；去除第二阻挡层及其上所有层；以第一图形及刻蚀后的第一阻挡层为掩膜进行刻蚀直至暴露待加工层，...

【专利技术属性】
技术研发人员：张利斌，韦亚一，殷华湘，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11