一种半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，包括：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半；填充凹槽以形成具有平整表面第二阻挡层，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，直至暴露待加工层，在第一掩膜层中形成第一掩膜层图形；以第一掩膜层图形为掩膜对待加工层进行加工。利用本发明专利技术提供的方法在套刻容差超过关键尺寸一半时，现有技术中套刻偏差而产生的缝隙，由于第一阻挡层的存在，能保护所述缝隙之下待加工层不受影响，从而能提升套刻的容差，有效的提高了关键图形的均匀性和准确性。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种半导体器件的制造方法。
技术介绍
随着半导体芯片的制程节点降低至20纳米及以下，关键图层的转移已经越来越重要，特别是存储器后道工艺的金属层制作、鳍式晶体管(FinFET)的Fin制作等。随着要转移的关键图层的周期越来越小，制作精度、套刻精度成为制约半导体制造中良品率的主要因素之一。例如，为将如图1所示的图形转移到待刻蚀层，传统的SADP制造过程如图2至7所示，首先，在包含前层结构的衬底50上依次形成待刻蚀层40、第一掩膜层30、第一图形210，如图2所示；旋涂一阻挡层25，保证旋涂后表面平整度最佳；沉积或旋涂第三掩膜层20和光刻胶层10，并光刻形成裁剪图形230，如图3所示，裁剪图形230具有不同的尺寸和周期；继续刻蚀第一掩膜层20和阻挡层25，露出第一图形210和第一掩膜层30，如图4、图5所示；去除光刻胶层10和第二掩膜层20，如图6所示，刻蚀第一掩膜层30和待刻蚀层40，并分别去除第一图形210、裁剪图形230和第一掩膜层30，如图7所示。随着第一图形210的宽度越来越小，一旦套刻容差不小于第一图形210的宽度的2倍时，例如关键尺寸为30nm时，套刻容差应小于15nm，否则将会出现最终线条宽度不一致现象，或本不该出现线条的地方出现线条，如图8所示。这是由于理想情况下，裁剪图形230的边缘应位于第一图形210的中间位置，以获取最大的套刻容差。当裁剪图形230与第一次图形210之间的套刻容差大于第一次图形210宽度的一半时，一旦套刻偏差接近套刻容差的最大值或超出套刻容差时，导致某些裁剪图形覆盖到周围图形，造成最终金属线条或注入尺寸减小，或本应断开的金属线条/注入图形之间存在金属/注入连线等现象。解决现有技术不足的一种常用方法，是尽可能多地收集不同图形转移刻蚀余量数据。但是该方法面临的问题有：目前普遍采用收集数据等方法进行刻蚀补偿，尚不具备精确仿真刻蚀效应和刻蚀余量的能力；收集数据需要在成熟的光刻工艺和刻蚀工艺稳定之后才能有效进行，并且需要反复多次收集数据，进行掩模版图修正，相应地需要多块掩模版；实际应用过程中，如果刻蚀工艺、材料、光刻尺寸等发生变化，则需要重新收集数据，重新制版，面临巨大的研发投入和时间成本等。
技术实现思路
本专利技术旨在解决现有成像技术对套刻精度要求极高的问题，提供一种半导体器件的制造方法，能有效增加套刻工艺的套刻容差，以提高关键图形的均匀性和准确性。本专利技术提供了一种半导体器件的制造方法，包括步骤：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半；填充凹槽以形成具有平整表面的第二阻挡层，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，直至暴露待加工层，在第一掩膜层中形成第一掩膜层图形；以第一掩膜层图形为掩膜对待加工层进行加工。优选的，所述第一图形通过侧墙图形转移的方法形成。优选的，所述填充凹槽以形成具有平整表面的第二阻挡层包括：在第一阻挡层之上填充第二阻挡层；进行表面平坦化。优选的，所述形成第二图形包括：在第二阻挡层上依次形成第二掩膜层和光罩层，所述光罩层中包括用于形成第二图形的图案以及第一图形的修正图案；以光罩层为掩膜，进行第二掩膜层的刻蚀，在第二掩膜层中形成第二图形。优选的，所述以第二图形为掩膜进行刻蚀，直至暴露待加工层，形成第一掩膜层图形包括：以第二图形为掩膜进行刻蚀，直至暴露和/或部分刻蚀第一掩膜层；去除第二阻挡层及其上所有层；以第一图形及刻蚀后的第一阻挡层为掩膜进行刻蚀直至暴露待加工层，形成第一掩膜层图形。一种半导体器件的制造方法，包括步骤：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形最邻近尺寸的一半；填充凹槽以形成平整表面，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，刻蚀部分厚度的待加工层，以形成第一开口；去除第一阻挡层及其上所有层，以第一图形为掩膜，对待加工层进行刻蚀，以在第一开口处形成通孔，同时，去除第一开口之外的部分厚度的待加工层以形成第二开口。优选的，所述以第二图形为掩膜进行刻蚀，刻蚀部分厚度的待加工层，以形成第一开口：以第二图形为掩膜进行刻蚀，直至暴露和/或部分刻蚀第一掩膜层；去除凹槽填充材料及其上所有层；以第一图形及刻蚀后的第一阻挡层为掩膜进行刻蚀，形成第一掩膜层图形；以第一掩膜层图形为掩膜进行刻蚀，刻蚀部分厚度的待加工层，以形成第一开口。优选的，所述第二图形用于形成包括金属互连工艺中的层间通孔。优选的，采用高温热氧化或刻蚀工艺去除第一阻挡层之上所有层，所 述高温热氧化或刻蚀工艺不能伤害第一图形；所述第二阻挡层包括以下任一种及其叠层：无定形碳层、光刻胶层。本专利技术提供的提高套刻容差的方法，在形成有待刻蚀层、第一掩膜层、第一图形的衬底上，形成厚度不超过关键图形最临近图形的间距一半的第一阻挡层，然后在凹槽上填充第二阻挡层以形成平整表面，并在其上形成第二图形，以其为掩膜进行刻蚀，形成第一掩膜层图形，以第一掩膜层图形为掩膜对代加工层进行加工。由于在第一图形上先形成了第一阻挡层的薄层，而后在填充第二阻挡层，并在第二阻挡层上形成第二图形，这样，在套刻容差超过关键尺寸一半时，现有技术中套刻偏差而产生的缝隙，由于第一阻挡层的存在，能保护所述缝隙之下待加工层不受影响，从而能提升套刻的容差，有效的提高了关键图形的均匀性和准确性。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。图1为根据本专利技术提供的一种目标图形的示意图；图2至图8为现有技术制备目标图形的制备过程中的结构示意图；图9为根据本专利技术提供的加工方法的流程图；图10至图11为根据本专利技术提供的加工方法的实施一中亮场/暗场掩膜版示意图；图12至图21为根据本专利技术提供的加工方法的实施一的制备过程中的结构示意图；图22至图31为根据本专利技术提供的加工方法的实施二的制备过程中的结构示意图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自 始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。在半导体制造中，光刻工艺是实现设计图形向衬底转移的必要步骤。通常半导体器件都需要在衬底上进行多次光刻(套刻)才能形成。对于衬底不同层的多次光刻，如何保证层与层之间的套刻精度是光刻工艺的关键性问题之一，它直接制约了半导体制造的工艺水平。现有技术中，侧墙图形转移(SIT)技术用于解决相邻两层之间的套刻对准问题，例如S本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括步骤：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半；填充凹槽以形成具有平整表面的第二阻挡层，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，直至暴露待加工层，在第一掩膜层中形成第一掩膜层图形；以第一掩膜层图形为掩膜对待加工层进行加工。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括步骤：提供衬底，所述衬底上依次形成有待加工层、第一掩膜层、第一图形，所述第一图形包括关键尺寸图形；形成第一阻挡层，所述第一阻挡层厚度不超过第一图形中最邻近图形的间距的一半；填充凹槽以形成具有平整表面的第二阻挡层，并在表面之上形成第二图形；以第二图形为掩膜进行刻蚀，直至暴露待加工层，在第一掩膜层中形成第一掩膜层图形；以第一掩膜层图形为掩膜对待加工层进行加工。2.根据权利要求1所述的方法，其特征在于，所述第一图形通过侧墙图形转移的方法形成。3.根据权利要求1所述的方法，其特征在于，所述填充凹槽以形成具有平整表面的第二阻挡层包括：在第一阻挡层之上填充第二阻挡层；进行表面平坦化。4.根据权利要求2所述的方法，其特征在于，所述形成第二图形包括：在第二阻挡层上依次形成第二掩膜层和光罩层，所述光罩层中包括用于形成第二图形的图案以及第一图形的修正图案；以光罩层为掩膜，进行第二掩膜层的刻蚀，在第二掩膜层中形成第二图形。5.根据权利要求1所述的方法，其特征在于，所述以第二图形为掩膜进行刻蚀，直至暴露待加工层，形成第一掩膜层图形包括：以第二图形为掩膜进行刻蚀，直至暴露和/或部分刻蚀第一掩膜层；去除第二阻挡层及其上所有层；以第一图形及刻蚀后的第一阻挡层为掩膜进行刻蚀直至暴露待加工层，...

【专利技术属性】
技术研发人员：张利斌，韦亚一，殷华湘，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11