高注入沟道半导体器件及其制造方法技术

本发明专利技术提供了一种用于制造包括上部沟道注入晶体管的半导体器件的方法。方法包括在衬底上方形成在第一方向上延伸的一个或多个鳍。一个或多个鳍包括沿着第一方向的第一区域和在第一区域的两侧上沿着第一方向的第二区域。掺杂剂浅注入鳍的第一区域的上部中而不注入第二区域中并且不注入鳍的第一区域的下部中。在垂直于第一方向的第二方向上延伸的栅极结构形成在鳍的第一区域上方，并且源极/漏极形成在鳍的第二区域上方，从而形成上部沟道注入晶体管。本发明专利技术实施例涉及高注入沟道半导体器件及其制造方法。

High injection channel semiconductor device and method of manufacturing the same

The invention provides a method for manufacturing a semiconductor device including an upper channel injection transistor. The method includes forming one or more fins extending in a first direction over a substrate. One or more fins include a first region along a first direction and a second region along the first direction on both sides of the first region. The dopant is injected into the upper portion of the first region of the fin without injecting the second region and not in the lower part of the first region of the fin. A gate structure extending in a second direction perpendicular to the first direction is formed above the first region of the fin, and the source / drain is formed over the second region of the fin to form an upper channel injection transistor. The embodiment of the invention relates to a high injection channel semiconductor device and a manufacturing method thereof.

【技术实现步骤摘要】
本申请公开的主题类似于与本申请同时提交的MWE摘要第09571410027号。MWE摘要第09571410027号的全部内容结合与此作为参考。
本专利技术实施例涉及高注入沟道半导体器件及其制造方法。
技术介绍
在追求更高的器件密度、更高的性能和更低的成本中，随着半导体工业已经进入到纳米技术工艺节点，来自制造和设计问题的挑战已经导致了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高纵横比的半导体鳍并且在半导体鳍中形成半导体晶体管器件的沟道和源极/漏极区。利用沟道和源极/漏极区的增大的表面面积的优势，沿着鳍结构的侧面并且在鳍结构的侧面上方(如，围绕)形成栅极，以产生更快、更可靠和更好控制的半导体晶体管器件。在一些器件中，例如，FinFET的源极/漏极(S/D)部分中的应变材料使用硅锗(SiGe)、磷化硅(SiP)或碳化硅(SiC)可以用于增强载流子迁移率。
技术实现思路
根据本专利技术的一个实施例，提供了一种用于制造包括上部沟道注入沟道晶体管的半导体器件的方法，包括：在衬底上方形成在第一方向上延伸的一个或多个鳍，其中，所述一个或多个鳍包括沿着所述第一方向的第一区域和位于所述第一区域的两侧上的沿着所述第一方向的第二区域，在所述鳍的所述第一区域的上部中而不在所述第二区域中以及不在所述鳍的所述第一区域的下部中执行掺杂剂的浅注入；在所述鳍的所述第一区域上面
形成在垂直于所述第一方向的第二方向上延伸的栅极结构；以及在所述鳍的所述第二区域上形成源极/漏极，从而形成上部沟道注入沟道晶体管。根据本专利技术的另一实施例，还提供了一种包括至少一个上部沟道注入晶体管的半导体器件，所述上部沟道注入晶体管包括：在第一方向上延伸的一个或多个鳍，位于衬底上方，其中，所述一个或多个鳍包括沿着所述第一方向的第一区域和位于所述第一区域的任一侧上的沿着所述第一方向的第二区域，所述第一区域包含位于所述鳍的所述第一区域的上部中而不位于所述鳍的所述第一区域的下部中的掺杂剂；在垂直于所述第一方向的第二方向上延伸的栅极结构，位于所述鳍的所述第一区域上面；以及源极/漏极，形成在所述鳍的所述第二区域上。根据本专利技术的另一实施例，还提供了一种Gilbert单元混频器，包括：彼此电连接的多个晶体管，其中，所述晶体管的至少一个是上部沟道注入晶体管，所述上部沟道注入晶体包括：在第一方向上延伸的一个或多个鳍，位于衬底上方；其中，所述一个或多个鳍包括沿着所述第一方向的第一区域和位于所述第一区域的任一侧上的沿着所述第一方向的第二区域，所述第一区域包含位于所述鳍的所述第一区域的上部中而不位于所述鳍的所述第一区域的下部中的掺杂剂；在垂直于所述第一方向的第二方向上延伸的栅极结构，位于所述鳍的所述第一区域上面；源极/漏极，形成在所述鳍的所述第二区域上。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1是根据本专利技术的实施例的用于制造具有鳍结构的半导体FET器件(FinFET)的示例性工艺流程图。图2至图16示出了根据本专利技术的实施例的用于制造半导体器件的示例性方法和半导体器件。图17A至图17B示出了根据本专利技术的实施例的混频电路。图18A至图21示出了根据本专利技术的实施例的制造掩埋沟道鳍的示例性方法。图22示出了根据本专利技术的实施例的包括混频电路的装置。图23A至图23B是示出了根据本专利技术的包括FinFET的器件的闪烁噪声的示图。图24A至图24B是示出了根据本专利技术的包括FinFET的器件的栅极电压与漏极电流之间关系的示图。具体实施方式应当理解，以下公开内容提供了许多不同实施例或实例，用于实现本专利技术的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，元件的尺寸不限制于公开的范围或数值，但是可以取决于工艺条件和/或期望的器件性能。此外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。为了简化和清楚，可以以不同的尺寸任意地绘制各个部件。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。另外，术语“由...制成”可以意为“包括”或者“由...组成”。FinFET器件具有比块状CMOS器件更大的闪烁噪声。模拟/RF电路需要更低噪声和更高线性度的MOS器件。本专利技术涉及提供更低噪声和更高线性度的MOS器件的晶体管。得益于本专利技术的一个或多个实施例的器件的实例是半导体器件。例如，
这样的器件是FinFET器件。例如，FinFET器件可以是包括P型金属氧化物半导体(PMOS)FinFET器件和N型金属氧化物半导体(NMOS)FinFET器件的互补金属氧化物半导体(CMOS)器件。特别地，Gilbert单元混频器可以得益于本专利技术。以下公开内容将包括FinFET实例来说明本应用的各个实施例。然而，应该理解，除了权利要求中特别声明，本申请不应限制于特定类型的器件。图1示出了根据本专利技术的实施例的用于制造具有鳍结构的半导体FET器件(FinFET)的示例性方法。示例性方法100包括在衬底上方形成一个或多个鳍的操作102和将掺杂剂注入一个或多个鳍的操作104。在注入操作之后，执行在一个或多个鳍上方形成栅极结构的操作106。在操作108中，在栅极结构的任一侧上的一个或多个鳍上形成源极/漏极。如图2所示，根据一个实施例，为了制造一个或多个鳍，在衬底12上方形成掩模层14。例如，通过热氧化工艺和/或化学汽相沉积(CVD)工艺形成掩模层14。例如，衬底12是具有在大约1×1015cm-3至大约2×1015原子/立方厘米的范围内的杂质浓度的P型硅衬底。在其他的实施例中，衬底12是具有在大约1×1015cm-3至大约2×1015原子/立方厘米的范围内的杂质浓度的N型硅衬底。例如，在一些实施例中，掩模层14包括焊盘氧化物(如，氧化硅)层16和氮化硅掩模层18。可选地，衬底12可以包括其他元素半导体，诸如锗；化合物半导体，包括诸如SiC和SiGe的IV-IV族化合物半导体、诸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的III-V族化合物半导体；或它们的组合。在一个实施例中，衬底12是SOI(绝缘体上硅)衬底的硅层。当使用SOI衬底时，鳍可以从SOI衬底的硅层突出或可以从SOI衬底的绝缘层突出。在后者的情况下，SOI衬底的硅层用于形成鳍。诸如非晶Si或非晶SiC的非晶衬底或诸如氧化硅的绝缘材料也可以用作本文档来自技高网...

【技术保护点】
一种用于制造包括上部沟道注入沟道晶体管的半导体器件的方法，包括：在衬底上方形成在第一方向上延伸的一个或多个鳍，其中，所述一个或多个鳍包括沿着所述第一方向的第一区域和位于所述第一区域的两侧上的沿着所述第一方向的第二区域，在所述鳍的所述第一区域的上部中而不在所述第二区域中以及不在所述鳍的所述第一区域的下部中执行掺杂剂的浅注入；在所述鳍的所述第一区域上面形成在垂直于所述第一方向的第二方向上延伸的栅极结构；以及在所述鳍的所述第二区域上形成源极/漏极，从而形成上部沟道注入沟道晶体管。

【技术特征摘要】
2015.06.05 US 14/732,6701.一种用于制造包括上部沟道注入沟道晶体管的半导体器件的方法，包括：在衬底上方形成在第一方向上延伸的一个或多个鳍，其中，所述一个或多个鳍包括沿着所述第一方向的第一区域和位于所述第一区域的两侧上的沿着所述第一方向的第二区域，在所述鳍的所述第一区域的上部中而不在所述第二区域中以及不在所述鳍的所述第一区域的下部中执行掺杂剂的浅注入；在所述鳍的所述第一区域上面形成在垂直于所述第一方向的第二方向上延伸的栅极结构；以及在所述鳍的所述第二区域上形成源极/漏极，从而形成上部沟道注入沟道晶体管。2.根据权利要求1所述的用于制造半导体器件的方法，其中，所述掺杂剂是从由B、BF2、Al、Ga和它们的组合组成的组中选择的P型掺杂剂。3.根据权利要求2所述的用于制造半导体器件的方法，其中，所述P型掺杂剂是BF2。4.根据权利要求1所述的用于制造半导体器件的方法，其中，所述掺杂剂是从由P、As、Sb和它们的组合组成的组中选择的N型掺杂剂。5.根据权利要求1所述的用于制造半导体器件的方法，其中，在10KeV的能量下并且以1×1012离子/平方厘米至1×1014离子/平方厘米的剂量注入所述掺杂剂。6.根据权利要求5所述的用于制造半导体器件的方法，其中，以1.7×1013离子/平方厘米至3.7×1013离子/平方厘米的剂量注入所述掺杂剂。7....

【专利技术属性】
技术研发人员：陈家忠，黄崎峰，梁其翔，蔡辅桓，谢协宏，叶子祯，蔡汉旻，朱虹霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71