电容失配校准装置制造方法及图纸

本发明专利技术公开一种可在芯片中使用的电容失配校准装置，由被校准电容、比较器失调校准电容、校准电容和比较器组成，被校准电容、比较器失调校准电容和校准电容的一端与比较器的反相输入端连接，被校准电容的另一端分别接输入电压，被校准电容的对称电容，比较器失调校准电容的对称电容和校准电容的对称电容的一端与比较器的同相输入端连接，其另一端接地，在比较器的输出端上分别连接有反馈失配调整电路和反馈失调调整电路。本发明专利技术的电容失配补偿电路采用自适应调整失配校准电容上的电荷，提高了电路的速度，消除了晶体管开关引起的沟道电荷注入和时钟馈通对电容失配的影响；提高了电路的速度，并有利于提高电容匹配精度。

【技术实现步骤摘要】

本专利技术涉及一种适用于逐次逼近型模数转换器、流水线结构模拟转换器和其它需要电容精确匹配的失配校准电路，尤其是一种可在芯片中使用的电容失配校准装置。
技术介绍
在现有的工艺技术条件下，由于工艺的随机波动使得电容的匹配精度大约为10-11位，因此，对于要求电容精确匹配时，例如高速高精度ADC、DAC和开关电容电路等，必须对电容进行失配校准，使其达到精确的匹配。通常的电容失配校准技术有电荷再分配、电容平均化技术和激光修正。虽然电荷再分配和电容平均化技术能大大降低电容的失配，但是，这两种电容失配减少技术需要在信号传输路径上加上额外的存储电容，降低了电路的速度，它也无法消除晶体管开关引起的沟道电荷注入和时钟馈通对电容失配的影响。对于片上电容激光修调，校准过程只在芯片制造时进行一次，要求电路具有时间和温度的稳定性，并且需要额外的校准工序，增加成本。
技术实现思路
本专利技术提供一种能够电路速度并能减少由工艺变化引起电容失配的电容失配校准装置。本专利技术采用如下技术方案一种能使电容匹配的电容失配校准装置，由被校准电容C1和C2、比较器失调校准电容C3、校准电容C4和比较器COMP组成，被校准电容C1和C2、比较器失调校准电容C3和校准电容C4的一端与比较器COMP的反相输入端连接，被校准电容C1和C2的另一端分别接输入电压Va和Vb，被校准电容C1和C2的对称电容C1’和C2’、比较器失调校准电容C3的对称电容C3’和校准电容C4的对称电容C4’的一端与比较器COMP的同相输入端连接，其另一端接地，其特征在于在比较器COMP的输出端WA1上分别连接有反馈失配调整电路和反馈失调调整电路，反馈失配调整电路由开关电容滤波器1和电压调节电路3组成，比较器COMP的输出端与开关电容滤波器1的输入端连接，开关电容滤波器1的输出端与电压调节电路的输入端连接，电压调节电路的输出端与一对比较器失调校准电容C3中的另一个电容的另一端连接，开关电容滤波器1由第11支路和第12支路组成，第11支路由第三倒相器INV3、第一传输门TF1和第二传输门TF2组成，第三倒相器INV3的输入端与比较器COMP的输出端WA1连接，第一传输门TF1由NMOS管N2和PMOS管P2组成，NMOS管N2的源和PMOS管P2的源连接且与第三倒相器INV3的输出端连接，NMOS管N2的漏和PMOS管P2的漏连接并形成节点L1，NMOS管N2的栅极和PMOS管P2的栅极分别作为控制信号I1和控制信号I2的输入端，第二传输门TF2由NMOS管N3和PMOS管P3组成，NMOS管N3的源和PMOS管P3的源连接且作为开关电容滤波器1的一个输出端TA1与电压调节电路的一个输入端连接，NMOS管N3的漏和PMOS管P3的漏连接并与节点L1连接，NMOS管N3的栅极和PMOS管P3的栅极分别作为控制信号I2和控制信号I2的输入端，第12支路由第一倒相器INV1、第四倒相器INV4、第三传输门TF3和第四传输门TF4组成，第一倒相器INV1的输入端与比较器COMP的输出端WA1连接，第一倒相器INV1的输出端与第四倒相器INV4的输入端连接，第三传输门TF3由NMOS管N5和PMOS管P5组成，NMOS管N5的源和PMOS管P5的源连接且与第二倒相器INV2的输出端连接，NMOS管N5的漏和PMOS管P5的漏连接并形成节点M1，NMOS管N5的栅极和PMOS管P5的栅极也分别为控制信号I1和控制信号I1的输入端，第四传输门TF4由NMOS管N6和PMOS管P6组成，NMOS管N6的源和PMOS管P6的源连接且作为开关电容滤波器1的另一个输出端TA2与电压调节电路的另一个输入端连接，NMOS管N6的漏和PMOS管P6的漏连接并与节点M1连接，NMOS管N6的栅极和PMOS管P6的栅极分别作为控制信号I2和控制信号I2的输入端，反馈失调调整电路由开关电容滤波器2和电压调节电路4组成，比较器COMP的输出端与开关电容滤波器2的输入端连接，开关电容滤波器2的输出端与电压调节电路4的输入端连接，电压调节电路4的输出端与一对校准电容C4中的另一个电容的另一端连接，开关电容滤波器2由第21支路和第22支路组成，第21支路由第五倒相器INV5、第五传输门TF5和第六传输门TF6组成，第五倒相器INV5的输入端与比较器COMP的输出端WA1连接，第五倒相器INV5由NMOS管N8和PMOS管P8组成，NMOS管N8的源和PMOS管P8的源连接且与第五倒相器INV5的输出端连接，NMOS管N8的漏和PMOS管P8的漏连接并形成节点L2，NMOS管N8的栅极和PMOS管P8的栅极分别作为控制信号I3和控制信号I3的输入端，第六传输门TF6由NMOS管N9和PMOS管P9组成，NMOS管N9的源和PMOS管P9的源连接且作为开关电容滤波器2的一个输出端TA3与电压调节电路4的一个输入端连接，NMOS管N9的漏和PMOS管P9的漏连接并与节点L2连接，NMOS管N9的栅极和PMOS管P9的栅极分别作为控制信号I4和控制信号I4的输入端，第22支路由第二倒相器INV2、第六倒相器INV6、第七传输门TF7和第八传输门TF8组成，第二倒相器INV2的输入端与比较器COMP的输出端WA1连接，第二倒相器INV2的输出端与第六倒相器INV6的输入端连接，第七传输门TF7由NMOS管N11和PMOS管P11组成，NMOS管N11的源和PMOS管P11的源连接且与第六倒相器INV6的输出端连接，NMOS管N11的漏和PMOS管P11的漏连接并形成节点M2，NMOS管N11的栅极和PMOS管P11的栅极也分别为控制信号I3和控制信号I3的输入端，第八传输门TF8由NMOS管N12和PMOS管P12组成，NMOS管N12的源和PMOS管P12的源连接且作为开关电容滤波器2的另一个输出端TA4与电压调节电路4的另一个输入端连接，NMOS管N12的漏和PMOS管P12的漏连接并与节点M2连接，NMOS管N12的栅极和PMOS管P12的栅极分别作为控制信号I4和控制信号I4的输入端。与现有技术相比，本专利技术具有如下优点(1)本专利技术的电容失配补偿电路采用自适应调整失配校准电容上的电荷，它不需要在信号传输路径上加上额外的存储电容，提高了电路的速度，消除了晶体管开关引起的沟道电荷注入和时钟馈通对电容失配的影响；该自适应电容失配校准电路与工艺和温度变化无关，并且能与其它电路平行工作，提高了电路的速度。实验结果表明，经过电容失配补偿后，电容匹配精度为18位。附图说明图1是本专利技术电容失配校准原理框图。图2是本专利技术反馈失调调整和失配调整原理框图。图3是本专利技术电容失配校准电路图。图4是本专利技术电容失配校准时序图。具体实施例方式一种能使电容匹配的电容失配校准装置，由被校准电容C1和C2、比较器失调校准电容C3、校准电容C4和比较器COMP组成，被校准电容C1和C2、比较器失调校准电容C3和校准电容C4的一端与比较器COMP的反相输入端连接，被校准电容C1和C2的另一端分别接输入电压Va和Vb，被校准电容C1和C2的对称电容C1’和C2’、比较器失调校准电容C3的对称电容C3’和校准电容C4的对称电容C4’的一端与比较器COMP的同相输入端连本文档来自技高网...

【技术保护点】
一种能使电容匹配的电容失配校准装置，由被校准电容（Ｃ１和Ｃ２）、比较器失调校准电容（Ｃ３）、校准电容（Ｃ４）和比较器（ＣＯＭＰ）组成，被校准电容（Ｃ１和Ｃ２）、比较器失调校准电容（Ｃ３）和校准电容（Ｃ４）的一端与比较器（ＣＯＭＰ）的反相输入端连接，被校准电容（Ｃ１和Ｃ２）的另一端分别接输入电压（Ｖ↓［ａ］和Ｖ↓［ｂ］），被校准电容（Ｃ１和Ｃ２）的对称电容（Ｃ１’和Ｃ２’）、比较器失调校准电容（Ｃ３）的对称电容（Ｃ３’）和校准电容（Ｃ４）的对称电容（Ｃ４’）的一端与比较器（ＣＯＭＰ）的同相输入端连接，其另一端接地，其特征在于在比较器（ＣＯＭＰ）的输出端（ＷＡ１）上分别连接有反馈失配调整电路和反馈失调调整电路，反馈失配调整电路由开关电容滤波器（１）和电压调节电路（３）组成，比较器（ＣＯＭＰ）的输出端与开关电容滤波器（１）的输入端连接，开关电容滤波器（１）的输出端与电压调节电路的输入端连接，电压调节电路的输出端与一对比较器失调校准电容（Ｃ３）中的另一个电容的另一端连接，开关电容滤波器（１）由第１１支路和第１２支路组成，第１１支路由第三倒相器（ＩＮＶ３）、第一传输门（ＴＦ１）和第二传输门（ＴＦ２）组成，第三倒相器（ＩＮＶ３）的输入端与比较器（ＣＯＭＰ）的输出端（ＷＡ１）连接，第一传输门（ＴＦ１）由ＮＭＯＳ管（Ｎ２）和ＰＭＯＳ管（Ｐ２）组成，ＮＭＯＳ管（Ｎ２）的源和ＰＭＯＳ管（Ｐ２）的源连接且与第三倒相器（ＩＮＶ３）的输出端连接，ＮＭＯＳ管（Ｎ２）的漏和ＰＭＯＳ管（Ｐ２）的漏连接并形成节点（Ｌ１），ＮＭＯＳ管（Ｎ２）的栅极和ＰＭＯＳ管（Ｐ２）的栅极分别作为控制信号（Ｉ１）和控制信号（＊）的输入端，第二传输门（ＴＦ２）由ＮＭＯＳ管（Ｎ３）和ＰＭＯＳ管（Ｐ３）组成，ＮＭＯＳ管（Ｎ３）的源和ＰＭＯＳ管（Ｐ３）的源连接且作为开关电容滤波器（１）的一个输出端（ＴＡ１）与电压调节电路的一个输入端连接，ＮＭＯＳ管（Ｎ３）的漏和ＰＭＯＳ管（Ｐ３）的漏连接并与节点（Ｌ１）连接，ＮＭＯＳ管（Ｎ３）的栅极和ＰＭＯＳ管（Ｐ３）的栅极分别作为控制信号（Ｉ２）和控制信号（＊）的输入端，第１２支路由第一倒相器（ＩＮＶ１）、第四倒相器（ＩＮＶ４）、第三传输门（ＴＦ３）和第四传输门（ＴＦ４）组成，第一倒相器（ＩＮＶ１）的输入端与比较器（ＣＯＭＰ）的输出端（ＷＡ１）连接，第一倒相器（ＩＮＶ１）的输出端与第四倒相器（ＩＮＶ４）的输入端连接，第三传输门（ＴＦ３...

【技术特征摘要】

【专利技术属性】
技术研发人员：吴建辉，吴光林，李红，戚涛，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：84[]