一种流水线式模数转换器制造技术

本发明专利技术公开了一种流水线式模数转换器，解决了目前电容失配导致流水线式ADC非线性度增大的问题，所述流水线式模数转换器包括流水级电路(1～N)，任一单级电路包括子模数转换器(10)、子数模转换器(20)和余量放大器模块(30)；余量放大器模块(30)包括开关模块(31)、电容模块(32)、运算放大器(33)和电容选择控制子电路(34)；电容选择控制子电路(34)用于控制开关模块(31)的开关状态，以从电容模块(32)的多个电容中随机选择电容分别对应与子数模转换器(20)的输出端和运算放大器(33)的输出端连接。实现了将电容失配引起的固定误差转换为随机误差，使得整个流水线式ADC的线性度免受电容失配的影响。

【技术实现步骤摘要】

本专利技术涉及模数转换处理
，尤其涉及一种流水线式模数转换器。
技术介绍
随着互补金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)集成电路工艺的发展，数字电路相对于模拟电路愈加体现出集成度高、抗干扰强、易于实现和成本低等诸多优势。因此，人们常用数字电路代替模拟电路完成信号处理。然而，现实世界中的信号大多是模拟的，如声音、图像、温度和压力等信号均为模拟信号。在进行数字信号处理之前需要将模拟信号转换为数字信号，实现这一功能的器件即为模数转换器(ADC，Analog to Digital Converter)。随着移动通信系统向第三代过渡，实现灵活且可配置的无线移动收发机技术的要求日益迫切。宽带高性能数据转换集成电路是新一代宽带移动通信基站的核心技术。其应用包括时分同步的码分多址技术(TD-SCDMA，Time Division-Synchronous Code Division Multiple Access)基站、长期演进技术(LTE，Long Term Evolution)基站、家庭基站、短距离高速无线通信系统，如无载波通信技术(UWB，Ultra Wideband)、无线局域网络(W-LAN，Wireless Local Area Networks)等。新一代无线通信基站的应用要求模数转换器具有足够的信号带宽以覆盖其全部工作频带，同时需要其具有足够大的动态范围以防止邻道信号阻塞。当模拟信号的带宽较宽时，要求ADC的采样速度很快，并且要求12比特左右的采样精度，流水线式模数转换器(Pipelined Analog-To-Digital Converter，以下简称：流水线式ADC)是最常采用的模数转换方案。具体的，流水线式ADC可以在功率、速度、集成电路芯片面积上取得不错的平衡点，故可以用来实现采样频率在百万赫兹等级的高精度ADC运算。图1是传统流水线式ADC结构框图，模拟输入信号Vi经过采样保持电路100之后，再通过若干级电路模块200和后级模数转换电路模块300进行量化，最后将各级电路模块得到的量化值通过延时及错位相加模块400根据时间延时以及权重进行错位相加，输出最终数字信号Dout。图2是传统流水线式ADC中单级电路模块的单端结构框图，它由两项非交叠时钟控制，结合图3，为现有技术中施加在ADC上的两项非交叠时钟信号的波形示意图，施加在ADC上的时钟信号有两个：采样时钟信号和建立时钟信号，在采样时钟信号为高电平(称为：时钟采样相，用“相位1”表示)时为ADC的采样时间，在建立时钟信号为高电平(称为：时钟建立相，用“相位2”表示)时为ADC的建立时间，相位1和相位2之间的空闲时间为非交叠时间。在相位1内，采样保持电路210对模拟输入信号Vi进行采样，子模数转换模块220对输入信号进行粗量化得到量化值D；在相位2内，子数模转换器230将上述粗量化值D转换成对应的模拟信号，然后将该模拟信号输送至减法器240中与模拟输入信号Vi相减得到量化余量，该量化余量再经过余量放大器250的放大得到信号Vo，最终输出给下一级电路模块。每一级电路模块都这样流水线工作，包括：采样，粗量化，余量放大，输出到下一级电路模块，最后一级电路模块的输出送到后级模数转换模块中300中，同时每一级电路模块的粗量化值和后级模数转换模块的量化值还要输出给延时及错位相加模块400。但是由于实现流水线式ADC电路中的电容不可能制造的完美匹配(即相等)，造成信号传输时出现误差，导致ADC的传输曲线不再是理想的直线，而是稍微弯曲的曲线，ADC的非线性便由此产生。在正交频分复用技术(OFDM，Orthogonal Frequency Division Multiplexing)系统中，ADC是必须的器件，将射频前端接收到的模拟信号转换为数字信号，然后传送给基带进行处理，ADC量化的整个频带被分成了多个子频带，每个子频带的带宽很小，所以热噪声对信噪比不会造成严重的下降，但是ADC的非线性失真会导致子频带上的信号出现谐波杂散，并且混入到其他子频带内，多个子频带上的谐波失真杂散相互混叠，导致每一子频带内的信噪比都下降。为了克服电容失配的问题，传统的方法是增大电容的面积、版图匹配技术、修调等。因为版图的匹配度与电容的面积成反比，通过增大电容的面积来增加电容的匹配度，通过适当的器件摆放方式以及连线方式，可以做到很好的系统匹配和寄生匹配，此外还可以通过在制造完成后用激光进行再次修调，对失配进行修正。但是随着无线通信系统对ADC的要求提高，传统的克服电容失配的方法受到了挑战，按照目前的半导体制造的一般水平，增大电容面积和版图技术所得到的电容匹配精度只能制造出有效位数在10比特左右、总谐波失真(THD，Total Harmonic Distortion)在-70dB、无杂散动态范围(SFDR，Spurious-free Dynamic Range)在75dB左右水平的ADC，与有些系统的高要求(有效位数10比特以上、THD在-90dB以下、SFDR在90dB以上)存在较大的差距，如若仅仅依赖后期的修调技术，其成本很高，操作性不强，可靠性差，不适应于批量生产，只适用于制造试验室样品。另外，随着CMOS数字集成电路技术的高速发展，针对电容失配、运放有限增益的问题出现了数字校正技术，这些数字校正算法的主要手段是通过提取流水级的增益误差(包括电容失配导致的增益误差)，在最终ADC的输出数字信号上进行补偿，根据这些算法是否会中断模数转换器正常工作的角度划分，校准可以分为前台校准和后台校准。前台校准是指在模数转换器需要校准时，强制停止对输入信号的转换；后台校准则不需要这样一个过程，它的校准过程不会影响到模数转换器的正常工作，所以后台校正技术得到了广泛的运用，其中最常用的是基于扰动注入提取误差的方法，其工作原理是在流水级余量放大时随机注入一个信号，再利用统计相关理论提取电容失配等误差，再进行校正。但是数字校正也有其缺点：首先是不易进行设计，除了数字电路复杂难设计之外，还需要这些校正算法与电路实际情况高度符合，否则没有校正效果，往往这些算法需要大量的采样周期进行校正，耗时长。也就是说，现有技术中存在，电容失配导致流水线式ADC非线性度增大，而传统方法(如增大电容面积、版图匹配技术等)不能很好的解决电容失配，且通过数字校正技术解决电容失配时复杂度高、难以设计和难以进行错误排查的技术问题。
技术实现思路
本专利技术针对现有技术中存在的，电容失配导致流水线式ADC非线性度增大，而传统方法(如增大电容面积、版图匹配技术等)不能很好的解决电容失配，且通过数字校正技术解决电容失配时复杂度高、难以设计和难以进行错误排查的技术问题，提供了一种流水线式模数转换器，通过随机的选择流水级电路中的反馈电容，将电容失配引起的固定误差转换为随机误差，即将该固定误差转换为具有随机特性的噪声，使得整个流水线式ADC的线性度免受电容失配的影响，ADC的性能指标能够达到一些无线通信系统的高要求(如有效位数10比特以上、THD在-90dB以下、SFDR在90dB以上等)，同时该技术实现起来方便，不必像算法校正一样需要大量的数字电路和校正收敛时间，本文档来自技高网...

【技术保护点】
一种流水线式模数转换器，包括流水级电路(1～N)，所述流水级电路(1～N)中任一单级电路包括子模数转换器(10)和子数模转换器(20)，其特征在于，所述任一单级电路还包括余量放大器模块(30)；所述余量放大器模块(30)包括：开关模块(31)、电容模块(32)、运算放大器(33)和电容选择控制子电路(34)；所述开关模块(31)的输入端用于接收模拟输入信号(VI)和所述子数模转换器(20)的输出信号(SUB_DA)；所述开关模块(31)的输出端通过所述电容模块(32)与所述运算放大器(33)的输入端连接、并直接与所述运算放大器(33)的输出端连接；所述电容模块(32)包括多个电容，所述多个电容的数量依据所述任一单级电路的流水级比特数而定；所述电容选择控制子电路(34)与所述开关模块(31)连接，用于输出控制信号来控制所述开关模块(31)的开关状态，以从所述电容模块(32)的多个电容中随机选择电容分别对应与所述子数模转换器(20)的输出端和所述运算放大器(33)的输出端连接。

【技术特征摘要】
1.一种流水线式模数转换器，包括流水级电路(1～N)，所述流水级电路(1～N)中任一单级电路包括子模数转换器(10)和子数模转换器(20)，其特征在于，所述任一单级电路还包括余量放大器模块(30)；所述余量放大器模块(30)包括：开关模块(31)、电容模块(32)、运算放大器(33)和电容选择控制子电路(34)；所述开关模块(31)的输入端用于接收模拟输入信号(VI)和所述子数模转换器(20)的输出信号(SUB_DA)；所述开关模块(31)的输出端通过所述电容模块(32)与所述运算放大器(33)的输入端连接、并直接与所述运算放大器(33)的输出端连接；所述电容模块(32)包括多个电容，所述多个电容的数量依据所述任一单级电路的流水级比特数而定；所述电容选择控制子电路(34)与所述开关模块(31)连接，用于输出控制信号来控制所述开关模块(31)的开关状态，以从所述电容模块(32)的多个电容中随机选择电容分别对应与所述子数模转换器(20)的输出端和所述运算放大器(33)的输出端连接。2.如权利要求1所述的流水线式模数转换器，其特征在于，所述电容选择控制子电路(34)包括：伪随机序列发生器(341)，用于基于第一时钟信号(CLK1)生成二进制格式伪随机数；编码子模块(342)，用于基于所述二进制格式伪随机数生成编码序列；与门子模块(343)，用于对第二时钟信号(CLK2)和所述编码序列进行求与计算，以生成第一控制序列信号；非门子模块(344)，用于对所述第一控制序列信号进行求非计算，以生成第二控制序列信号；其中，所述第一时钟信号(CLK1)和所述第二时钟信号(CLK2)为非交叠时钟信号；所述控制信号包括所述第一控制序列信号和所述第二控制序列信号。3.如权利要求2所述的流水线式模数转换器，其特征在于，所述编码序列包括多个二进制位，所述与门子模块(343)包括多个与门，所述非门子模块(344)包括多个非门；其中，所述编码序列的多个二进制位一一对应输送至所述多个与门，以与所述第二时钟信号(CLK2)进行求与计算，进而生成包括多个二进制位的第一控制序列信号；所述第一控制序列信号的多个二进制位一一对应输送至所述多个非门进行求非计算，以生成包括多个二进制位的第二控制序列信号。4.如权利要求2所述的流水线式模数转换器，其特征在于，所述开关模块(31)包括第一开关组件(311)、第二开关组件(312)和第三开关组件(313)，所述电容模块(32)包括第一电容组件(321)；所述第一开关组件(311)的输入端与所述子数模转换器(20)的同相信号输出端相连，所述第一开关组件(311)的输出端通过所述第一电容组件(321)与所述运算放大器(33)的同相信号输入端相连、还通过所述第二开关组件(312)与所述运算放大器(33)的反相信号输出端相连；所述第三开关组件(313)的输入端用于接收同相模拟输入信号(VIP)，所述第三开关组件(313)的输出端通过所述第一电容组件(321)与所述运算放大器(33)的同相信号输入端相连、还通过所述第二开关组件(312)与所述运算放大器(33)的反相信号输出端相连；所述电容选择控制子电路(34)与所述第一开关组件(311)和所述第二开关组件(312)相连，用于输出所述第二控制序列信号控制所述第一开关组件(311)的开关状态、以及输出所述第一控制序列信号控制所述第二开关组件(312)的开关状态，以从所述第一电容组件(321)中随机选择电容分别对应与所述子数模转换器(20)的同相信号输出端和所述运算放大器(33)的反相信号输出...

【专利技术属性】
技术研发人员：张科峰，张云福，
申请(专利权)人：武汉芯泰科技有限公司，
类型：发明
国别省市：湖北;42