一种逐次逼近型模数转换器制造技术

本发明专利技术公开了一种逐次逼近型模数转换器，包括：采样模块、高位量化模块、电容阵列模块、比较模块和逐次逼近型寄存器；其中，高位量化模块用于对所述的采样信号进行高位量化，得到模拟信号的m位高位数码，进而根据m位高位数码确定电容阵列模块最高位电容的下极板电压。本发明专利技术通过一面积相对较小以比较器为核心的高位量化模块对输入模拟信号的进行高位量化，该模块还负责选择接入电容阵列的最高位电容下级板电压，这样能够减少在单纯使用电荷再分布电容阵列方案中对高位进行量化时需要的高位大电容，进而大大缩减了ADC集成电路版图的面积。

【技术实现步骤摘要】

本专利技术属于模数转换
，具体涉及一种逐次逼近型模数转换器。
技术介绍
模数转换器即A/D转换器，或简称ADC，通常是指一个将模拟信号转变为数字信号的电子元件。数字电子设备的应用日益广泛，几乎在所有国民经济的所有领域之中都可以看到其身影。但是数字电子设备只能够处理数字信号，处理的结果还是数字量，而在很多场合，所要处理的信息往往是连续变化的量，如温度、压力、速度等，这些非电子信号的模拟量先要经过传感器变成电压或者电流信号，然后再转换成数字量，才能够送往计算机进行处理。ADC转换一般要经过采样、保持、量化及编码4个过程。在实际电路中，有些过程是合并进行的，如采样和保持，量化和编码在转换过程中是同时实现的。 模数转换器最重要的参数是转换的精度，通常用输出的数字信号的位数的多少表示。转换器能够准确输出的数字信号的位数越多，表示转换器能够分辨输入信号的能力越强，转换器的性能也就越好。模数转换器另一个重要的参数是转换速度，转换速度越快意味着能够更快的将模拟信号转换为数字信号。随着数字电子计算机的不断进步，运算速度越来越快，因此在某些场合对模拟信号的编码速度要求越来越高，在这些应用场合，高速的模数转换器是十分重要的。模数转换器发展了 30多年，经历了多次的技术革新，包括并行、逐次逼近型、积分型ADC、流水线型和Σ -Δ型ADC等，它们各有其优缺点，能满足不同的应用场合的使用。其中，逐次逼近型模数转换器(SAR ADC)主要应用于中速或较低速、中等精度的数据采集和智能仪器中，其主要包括比较器、数模转换器、时序控制逻辑和寄存器电路；其工作原理为首先，模拟输入信号经过采样/保持电路之后，送入电压比较器，与DAC输出的基准电压进行比较，产生相应的数字高/低电平被时序控制逻辑电路控制的逐次逼近寄存器读取；数字控制逻辑和逐次逼近寄存器的作用是逐次判断数字输出码的每一位。由于当前集成电路工艺的原因，为了实现较低的功耗，逐次逼近型模数转换器通常采用基于电荷再分布电容阵列的方案。图I为传统的基于电荷再分布电容阵列的逐次逼近型模数转换器，在该方案中通过逐次控制电容阵列下极板的电压，使得两电容阵列上极板的电压差能够和当前可决定的量化输出位之间建立一种关系，通过比较器来判断该位是“O”还是“I”。但由于制造工艺的原因，在集成电路中，电容会占据大量面积，若模数转换器的位数增高，电容阵列需要的面积会呈倍数增长。
技术实现思路
针对现有技术所存在的上述技术缺陷，本专利技术提供了一种逐次逼近型模数转换器，能够有效减少占用集成电路版图的面积。—种逐次逼近型模数转换器，包括采样模块、高位量化模块、电容阵列模块、比较模块和逐次逼近型寄存器；其中所述的采样模块用于对模拟信号进行采样，得到采样信号；所述的高位量化模块用于对所述的采样信号进行高位量化，得到模拟信号的m位高位数码，进而根据m位高位数码确定电容阵列模块最高位电容的下极板电压；所述的电容阵列模块根据最高位电容的下极板电压以及逐次逼近型寄存器提供的η-i组下极板电压，逐次生成η组上极板电压；所述的比较模块用于比较所述的上极板电压，并逐次生成η个比较信号；所述的逐次逼近型寄存器用于根据所述的比较信号逐次生成η-i组下极板电压，并输出模拟信号的η位低位数码。m和η均为大于O且预先设定的自然数，且所述的模拟信号对应的数字信号的总位数为m+n。 所述的高位量化模块包括2m_l个比较器、一编码器和一电压选择器；其中所述的比较器用于将采样信号与对应的比较电压进行比较并输出比较结果；所述的编码器用于对所有比较器输出的比较结果进行编码，得到模拟信号的m位高位数码；所述的电压选择器用于根据m位高位数码确定电容阵列模块最高位电容的下极板电压。所述的2m-l个比较器将采样信号分别与2m_l个比较电压进行比较，2m_l个比较电压分别为Vref/TdVref/TdVref/2'…、(2m-l) Vref/2m, Vref为给定的基准电压。优选地，所述的高位量化模块包括有3个比较器，即m设定为2 ;而当m在增加时，需要的比较器的个数会呈指数快速增加，比较器数目的增加也会给该模块中编码器的设计带来负担，因此将m设为2是比较合适的。优选地，所述的编码器由三个反相器INVl INV3、四个与门ANDl AND4和两个或门ORl 0R2组成；其中，三个反相器的输入端分别接收三个比较器输出的信号A C，三个反相器的输出端分别输出信号a c ;与门ANDl的输入端接收信号A、信号B和信号c,输出端输出信号Dl ;与门AND2的输入端接收信号A、信号b和信号c,输出端输出信号D2 ；与门AND3的输入端接收信号a、信号B和信号c,输出端输出信号D3 ;与门AND4的输入端接收信号A和信号B，输出端输出信号D4 ;或门ORl的输入端接收信号Dl和信号C，输出端输出高位数码BO ;或门0R2的输入端接收信号D2、信号D3和信号D4，输出端输出高位数码BI。该编码器通过编码的冗余设计将理论上不可能出现的集中逻辑情况也引入编码，以提高电路的可靠性。所述的电压选择器由两个反相器INV4 INV5、四个与门AND5 AND8、一个或门0R3和三块Bootstrap (自举升压)电路模块组成；其中，两个反相器的输入端分别接收编码器输出的高位数码BO BI,两个反相器的输出端分别输出信号b0 bl ;与门AND5的输入端接收信号b0和信号bl,输出端输出信号X ;与门AND6的输入端接收信号b0和信号BI，输出端与或门0R3的第一输入端相连；与门AND7的输入端接收信号BO和信号bl，输出端与或门0R3的第二输入端相连；与门AND8的输入端接收信号BO和信号BI，输出端输出信号z ;或门0R3的输出端输出信号y ;第一 Bootstrap电路模块的输入端接收给定的参考电压，时钟端接收信号X ;第二 Bootstrap电路模块的输入端接收给定的基准电压，时钟端接收信号y ;第三Bootstrap电路模块的输入端接地,时钟端接收信号z ;三个Bootstrap电路模块的输出端共连并生成最高位电容的下极板电压。本专利技术对输入模拟信号的量化分为两个阶段，第一阶段为高位的量化，第二阶段为低位的量化高位量化通过高位量化模块完成，该模块的量化过程是将输入信号与几个基准值通过比较器进行比较，将得到的比较结果按照大小逻辑关系进行编码，从而得到对应的高位量化结果。根据该结果，该模块中的电压选择器进而选择电容阵列中最高位电容的下极板电压。完成了上述高位量化工作后，高位量化模块停止工作，接下来的量化由基于电荷再分配式DAC实现的逐次逼近算法完成。本专利技术通过一面积相对较小以比较器为核心的高位量化模块对输入模拟信号的高位进行量化，该模块还负责选择接入电容阵列的最高位电容下级板电压，这样能够减少在单纯使用电荷再分布电容阵列方案中对高位进行量化时需要的高位大电容，进而大大缩减了 ADC集成电路版图的面积。 附图说明图I为传统逐次逼近型模数转换器的结构示意图。图2为本专利技术逐次逼近型模数转换器的结构示意图。图3为Bootstrap电路模块的电路结构示意图。图4为高位量化模块的结构示意图。图5为编码器的结构示意图。图6为电压选择器的结构示意图。图7为比较模块的电路结构示意图。图8为逐次本文档来自技高网...

【技术保护点】
一种逐次逼近型模数转换器，其特征在于，包括：采样模块、高位量化模块、电容阵列模块、比较模块和逐次逼近型寄存器；其中：所述的采样模块用于对模拟信号进行采样，得到采样信号；所述的高位量化模块用于对所述的采样信号进行高位量化，得到模拟信号的m位高位数码，进而根据m位高位数码确定电容阵列模块最高位电容的下极板电压；所述的电容阵列模块根据最高位电容的下极板电压以及逐次逼近型寄存器提供的n？1组下极板电压，逐次生成n组上极板电压；m和n均为大于0的自然数；所述的比较模块用于比较所述的上极板电压，并逐次生成n个比较信号；所述的逐次逼近型寄存器用于根据所述的比较信号逐次生成n？1组下极板电压，并输出模拟信号的n位低位数码。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴晓波，柯研家，赵梦恋，邓琳，刘晴，孙鹏，杨瑾，
申请(专利权)人：浙江大学，
类型：发明
国别省市：