一种模数转换器（ADC）系统和方法。所述ADC系统包括数字控制电路、放大器、电容器、以及求值电路。所述数字控制电路用来顺序配置所述ADC系统处于第一配置和第二配置以获得模拟信号值的数字表示。所述放大器电路包括放大器输入端子和放大器输出端子。所述电容器具有第一端子和第二端子，所述第一端子在所述ADC系统的第一配置和第二配置中耦合到所述放大器输入端子，所述第二端子在所述第一配置中耦合到所述放大器输出端子并且在所述第二配置中耦合到根据第一数字代码选择的参考电压电位。所述求值电路被配置为在所述ADC系统的第一配置中提供第一数字代码以表示在所述放大器输出端子处的第一电压电平。
【技术实现步骤摘要】
【国外来华专利技术】
本教导涉及模拟电路。具体的，本教导涉及模数转换器(ADC, analog-to-digitalconverter)。 3.技术背景讨论模数转换器(ADC)使用于广泛的应用范围，包括但不限于，传感器接ロ、エ业应用、消费者应用以及通信。已经开发出针对模数(A/D)转换的各种电路和技术，所述各种电路和技术以各种应用和它们在速度、分辨率、噪声、功耗及其他性能相关參数方面上的变化需求为目标。连续逼近(Successive approximation)是使用于A/D转换的公知顺序法,其中模拟信号值可以在电容性数模转换器结构(CDAC)上采样，并且顺序连续逼近过程用来产生模拟信号值的数字表示。连续逼近A/D转换过程的每个步骤可以确定数字表示的ー个位(bit)，例如，连续逼近A/D转换过程可以采取16步来产生16位分辨率的数字表示。因而，连续逼近ADC的最大转换率限度可以是相对较小的，例如，毎秒一兆采样(1MSPS)。顺序余量放大是用于使用在流水线(pipelined)型ADC中的A/D转换的公知方法。图I (a)(现有技术)显示了流水线型ADC 100，流水线型ADC 100包括三个余量(residue)放大电路级101、102以及103，它们通常称为MDAC级。第一 MDAC级101接收和采样模拟输入信号值al(k)，并且提供第一数字代码dl以及模拟值a2，模拟值a2是al(k)相对于dl和參考电压VREF的经放大余量。图1(b)表示示出了 MDAC 101的示例性实施例,其包括采样和保持(S/Η)级101-1、闪烁型ADC 101-2、数模转换器101-3 (DAO101-3以及放大器电路101-4。米样和保持级101-1米样模拟输入信号al并且提供米样的模拟输入信号值al (k)。闪烁型ADC 101-2对al(k)进行估算(evaluate)并且提供表示al (k)的数字代码dl。例如，dl可以是al(k)的两位表示。DAC 101-3接收数字代码dl并且提供电压dl*VREF。放大器电路101-4接收al (k)和dl*VREF并且提供经放大的余量电压a2=A*(al (k)_dl*VREF)。余量放大因子A例如可以是A=4。来自MDAC 101的输出信号dl、a2相对于输入信号al延迟ー个时钟周期。该延迟没有明确地表示在图2(a)和2(b)中，图2(a)和2 (b)显示(部分地)在ADC 100的满量程(从O伏到VREF)内dl和a2相对于al的标称关系。MDAC级102和103可以是与第一 MDAC级101相同的。图2(c)-2(f)显示这些级相对于al的输入和输出信号。数字组合器电路104组合由MDAC电路101、102和103产生的第一、第二以及第三数字代码dl、d2、d3以提供采样的模拟输入信号值al(k)的数字表示d(k)。注意d(k)相对于al延迟三个时钟周期。2个时钟周期延迟电路105用来将dl与d3对齐，并且I个时钟周期延迟电路106用来将d2与d3对齐。由MDAC电路101、102和103实施的余量放大因子被数字组合器电路104考虑在内，并且d(k) =dl+d2/4+d3/16的数值可以表示比率al (k)/VREF0流水线型ADC可以包括比ADC 100更多或更少的MDAC级。此外，每个单个MDAC级可以解析出不同数量的位。例如，4级流水线型ADC可以利用4个MDAC级解析出6+4+2+2位，以提供模拟输入信号值的14位数字表示。流水线型ADC的每级可以执行整个A/D转换过程(特定模拟信号值的)的一歩，但是所有级可以同时操作(每个级在不同的模拟信号值上操作)。流水线型ADC可以设计为以比顺序逼近型ADC的转换率更高的转换率操作，部分是因为每级仅可以执行整个A/D转换过程的的小部分，并且部分是因为流水线型转换过程可以包括比顺序逼近转换过程更少的步骤。在流水线型ADC中将模拟信号从ー个MDAC级传输到另ー个MDAC级(例如，在图1(a)的ADC 100中的a2)的过程可能导致误差和噪声的累 积。例如，在图1(b)的MDAC 101中的放大器电路101-4可以具有有限带宽，并且可以向标称值a2逐步稳定。不完全的稳定会导致稳定误差。为了減少此类误差，可以要求流水线型ADC的每个MDAC级实现相对高的精度，这样会对最大可实现转换率和/或精度强加限制。顺序逼近型ADC在这个方面可能更有利，因为模拟信号值可以被表示为在整个转换过程中基本上被隔离的电路节点上的电荷量。通过不将模拟信号从ー个电路级移动到另ー个电路级，顺序逼近型ADC可以更少地倾向于导致此类误差。顺序逼近型ADC可以周期性地、迸发地、或者仅偶尔地被提供时钟(通过开始每个模拟信号值A/D转换过程的转换控制信号)。顺序逼近型ADC的通用属性允许这种转换器适用于各种应用。流水线型ADC通过同步处理多个模拟信号值，可以潜在地实现更高的最大转换率，但是这样可能主要有利于需要基本上周期性的A/D转换过程的应用。由在图I (a)中的流水线型ADC 100实施的余量放大A/D转换过程可以可替代地基于非流水线型ADC来实现，非流水线型ADC中重复地使用单个MDAC级。这种ADC可以被称为循环或算法ADC。图3显示算法ADC107，其中ADC 100的第一 MDAC级101被重复地使用以产生三个数字代码dl、d2、d3，这三个数字代码dl、d2、d3由数字组合器电路104组合来产生模拟输入信号值al (k)的6位数字表不d(k)。在转换过程的第一步中,模拟多路复用器电路108选择al由MDAC 101处理。MDAC 101提供第一数字代码dl以及al (k)相对于dl和VREF的放大余量信号r=a2。在转换过程的第二步中，多路复用器108选择r=a2由MDAC 101处理，MDAC 101提供第二数字代码d2以及a2相对于d2和VREF的放大余量信号r=a3。在转换过程的第三步中，多路复用器108选择余量r=a3由MDAC 101处理，MDAC 101提供第三数字代码d3，第三数字代码d3与第一和第二数字代码组合以提供d(k)。算法ADC107与顺序逼近型ADC的相似之处在于，算法ADC 107—次仅操作一个模拟信号值。可以修改ADC 107使得MDAC 101在转换过程的每个步骤解析出更多的位，并且可以以少至3或4个顺序步骤而获得高分辨率的数字表示。因而，算法ADC可以设计为具有比顺序逼近型ADC的最大转换率极限更闻的最大转换率极限。然而，当MDAC级需要实现闻精度时，可以在最大转换率以及可以实现的整个精度上强加限制。所需要的是通用ADC电路，其可以以高转换率操作并且保持高精度
技术实现思路
描述了ー种模数转换器(ADC)系统的实施例,其中模拟电压被米样并且被表不为在电容性结构的节点上基本隔离的电荷量。所述电容性结构在A/D转换过程的多个步骤期间的多个配置中被耦合作为放大器的反馈网络。在A/D转换过程的第一歩中，在所述放大器输出处的第一电压被转换为第一数字代码(通过求值电路(evaluation circuit),例如闪烁型ADC),并且在所述电容性结构中的第一电容器与所述放大器输出断开并且被施加根据所述第一数字代码选择的參考电压电位(本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：杰斯伯·史定斯嘉德麦德森，
申请(专利权)人：凌力尔特有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。