通过提供各自具有连接到导体(13)的第一端子的校正电容器(HB)来降低逐次逼近寄存器SAR模拟/数字转换器ADC(10)中的积分非线性度INL误差，所述导体(13)还连接到CDAC(HA)的电容器的一个端子且连接到所述SAR?ADC的比较器(5)的输入。利用所存储的INL误差信息(18A)来控制耦合到所述校正电容器的第二端子的开关以响应于所述所存储的INL误差信息而选择性地将所述第二端子耦合到接地电压(GND)或参考电压(VREF)，以便降低所述INL误差。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于校正使用逐次逼近寄存器(SAR)逻辑的模拟/数字转换器(ADC)中的积分非线性度(INL)误差的电路及方法。
技术介绍
逐次逼近寄存器(SAR)模拟/数字转换器(ADC)通过ニ进制算法将模拟信号转变成数字信号，所述ニ进制算法在输入电压被取样到电容器数字/摸拟转换器(CDAC)上之后 执行ニ进制逐位比较。此取样在CDAC中存储电荷，操纵所述电荷且将其与參考进行比较以确定最接近地表示模拟输入电压的数字输出代码。电容器固有地具有ニ阶电压系数，所述ニ阶电压系数使存储在电容器上的电荷量相对于跨越所述电容器的电压是非线性的。此些电压系数在ADC的输出中引起积分非线性度(INL)误差。随着正在ADC中被取样的模拟输入电压増大，归因于CDAC电容器的ニ阶系数的INL误差増大。由电容器电压系数引起的实际SARADC传递曲线与“理想”直线阶梯传递函数之间的差异被认为是INL误差。ADC中的INL误差的量值随着输入信号的量值增大而増大。此INL误差的增大是由于归因于CDAC电容器的电容器电压系数的INL误差与跨越所述电容器的电压之间的特有ニ阶或“平方律”关系。因此，输入电压范围的加倍将导致四倍的INL误差。举例来说，如果将5伏峰峰输入信号施加到SAR ADC且这导致I个最低有效位(LSB)的INL误差的产生,那么10伏峰峰输入信号将在输入信号峰值处产生4LSB的误差。基于CDAC中的各个电容器的匹配且还基于输入是单极还是双极的(且还固有地基于电压系数，因为它们是INL误差的原因的一部分)，INL误差的图表的中心点可向左或向右移位。可取决于用于转换输入信号的算法来使SARADC的INL曲线的特有S形状颠倒。现有方式描述于美国专利第7，501，965号及第7，196，645号中。图I及2为掲示基本的INL校正技术的第7，501，965号美国专利的图6及7的复制图。图2展示图I的CDAC 630的细节。比较器610将中间信号(其由CDAC 630响应于Vin及辅助DAC 640而产生)与中级參考电压进行比较，以产生到SAR逻辑626的输入。辅助DAC 640接收由误差计算块625计算的数字INL误差信号且产生INL误差信号的模拟表示作为到CDAC 630的输入。INL误差信号的模拟表示用于校正由CDAC 630产生的模拟输出电压。SAR逻辑626执行典型的SAR算法来控制计算块625及CDAC 630。‘965专利的技术使用转换操作的最初几个SAR ADC位决策来确定SAR ADC传递函数的正发生当前转换过程的部分。因此，由CDAC电容器的电容性电压系数产生的典型误差在SAR ADC转换结束之前被校正。在第7，501，965号美国专利中的误差计算块625中执行的INL误差校正由复杂的“数学引擎”执行，所述“数学引擎”根据所述专利中描述的复杂过程及相关联的方程来计算确定INL误差校正所需的各种系数，且由此为每ー单个SARADC芯片提供非常精确的校正。然而，所述数学引擎的使用导致所掲示的SAR ADC不合意地复杂、缓慢且昂贵。在ー些已知的CDAC中，提供动态误差校正电容器来校正由信号电压稳定问题引起的动态误差。需要低成本地实现由SARADC中的电容器电压系数引起的INL误差的快速校正，且需要避免用于实现此校正的复杂数学引擎
技术实现思路
根据ー个实施例，通过提供各自具有连接到导体(13)(其还连接到CDAC(IlA)的电容器的ー个端子且连接到SAR ADC的比较器(5)的输入)的第一端子的校正电容器(IlB)，本专利技术提供一种通过用来降低SAR ADC(IO)中的INL误差的电路及方法。所存储的INL误差信息(18A)用于控制耦合到所述校正电容器的第二端子的开关(32)响应于所存储的INL误差信息而选择性地将第二端子耦合到接地电压或參考电压(Vkef)，以降低INL误差。在一个实施例中，本专利技术提供包括第一 CDAC(IlA)的SAR ADC(IO)，所述第一CDAC(IlA)接收第一模拟输入信号(Vin+)且包括各自具有稱合到第一导体(13)的第一端子的多个CDAC电容器。第一校正电容器电路(IlB)包括具有稱合到第一导体(13)的第一端子的校正电容器。比较器(5)具有I禹合到第一导体(13)的第一输入(+)。SAR逻辑电路(18)具有耦合到比较器(5)的输出￠)的输入且还具有第一输出总线(16)，所述第一输出总线(16)经耦合以分别控制耦合到第一 CDAC(IlA)的电容器的第二端子的多个开关(32)，以选择性将第二端子耦合到第一參考电压(GND)或第二參考电压(Vkef)。SAR逻辑电路(18)产生表不第一模拟输入信号(Vin+)的数字信号(25)。解码器电路(18A)具有第一输出总线(24)，所述第一输出总线(24)经耦合以控制耦合到校正电容器(IlB)的第二端子的开关(32)响应于所存储的INL误差信息而选择性地将校正电容器的第二端子耦合到第ー參考电压(GND)或第三參考电压(图8中的Vkef或Vkefi)，以校正SAR ADC的传递特性中的INL误差。在所描述的实施例中，第一校正电容器电路(IlB)包括多个校正电容器(IlB)。解码器电路(18A)的第一输出总线(24)经耦合以控制分别耦合到第一校正电容器电路(IlB)的校正电容器的第二端子的多个开关(32)。第二 CDAC(7A)接收第二模拟输入信号(VIN_)且包括多个CDAC电容器，所述电容器各自具有耦合到一个耦合到比较器(5)的第二输入(-)的第二导体(12)的第一端子。SAR ADC(IO)还包括第二校正电容器电路(7B)，其包括各自具有耦合到第二导体(12)的第一端子的多个校正电容器。SAR逻辑电路(18)具有第ニ输出总线(14)，所述第二输出总线(14)经耦合以分别控制耦合到第二 CDAC(7A)的电容器的第二端子的多个开关(32)，以选择性地将第二 CDAC(7A)的电容器的第二端子耦合到第一參考电压(GND)或第二參考电压(Vkef)。解码器电路(18A)具有第二输出总线(22)，所述第二输出总线(22)经耦合以控制耦合到第二校正电容器电路(7B)的校正电容器的第ニ端子的多个开关(32)响应于所存储的INL误差信息而选择性地将第二校正电容器电路(7B)的校正电容器的第二端子耦合到第一參考电压(GND)或第三參考电压(图8中的Vkef或vmq)，其中SAR逻辑电路(18)产生数字信号(25)以表不第一(Vin+)模拟输入信号与第ニ(VIN_)模拟输入信号之间的差异(Vm-Vm)。解码器(18A)为SAR逻辑电路(18)的一部分。输出逻辑电路(27)接收数字信号(25)以将数字信号(25)格式化为SAR ADC(IO)的数字输出信号(DOUT)。在所描述的实施例中，第一(IlA)及第ニ(7A)CDAC的电容器以ニ进制方式加权，且第一(IlB)及第ニ(7B)校正电容器电路的校正电容器也以ニ进制方式加权。在一个实施例中，第一导体(13)通过第三导体(13A)及耦合在第一(13)导体与第三(13A)导体之间的第一缩放电容器(图7中的Csqm)来稱合到第一校正电容器电路(IlB)的电容器的第一端子及比较器(5)的第一⑴输入，且其中第二导体(1本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：迈克尔·D·斯内德克，
申请(专利权)人：德州仪器公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。