向较宽的寄存器进行依赖于模式的部分宽度加载的处理器、方法和系统技术方案

一方面的方法由处理器执行。该方法包括接收部分宽度加载指令。部分宽度加载指令将存储器的存储器位置指示为源操作数，并且将寄存器指示为目的地操作数。该方法包括：响应于部分宽度加载指令而将数据从所指示的存储器位置加载到处理器。该方法包括：响应于部分宽度加载指令而将所加载数据的至少部分写入到寄存器的部分宽度。该方法包括：利用存储在寄存器的其余宽度中的、具有依赖于处理器的部分宽度加载模式的位值的位组来完成向寄存器写入。部分宽度加载指令不指示部分宽度加载模式。还公开了其他方法、处理器以及系统。

【技术实现步骤摘要】
【国外来华专利技术】背景
本文中所描述的各实施例一般涉及处理器。具体而言，本文中所描述的各实施例一般涉及从处理器中的存储器加载数据。
技术介绍
处理器的指令集通常包括处理器能够实行或执行的各种不同类型的指令。例如，通常这些指令集可包括各种算术指令、各种逻辑指令、用于将数据从存储器加载到处理器中的各种加载指令，等等。一个挑战在于，可以被包括在指令集中的指令的数量一般是有限的。指令中的每一条指令都可包括操作代码或操作码。操作码可以表示指令的用于指定要被执行的特定指令和/或操作的诸部分。例如，给定的从存储器中加载数据的指令可以具有给定的唯一操作码，以便区别该指令与其他类型的指令，并允许处理器识别该指令。操作码可以表示指令格式中的一个或更多字段或位置中的给定长度的位组。通常，期望试图保持操作码的位数相对短，同时提供期望数量的指令/操作。长操作码倾向于增加解码器的尺寸和/或复杂度。另外，长操作码倾向于增加总指令长度，这会使指令使用更多程序空间并占据高速缓存中的更多空间。可以利用给定的操作码长度和本文档来自技高网...

【技术保护点】
一种处理器，包括：寄存器，所述寄存器具有宽度；解码单元，所述解码单元用于接收部分宽度加载指令，所述部分宽度加载指令用于将存储器的存储器位置指示为源操作数，并且将所述寄存器指示为目的地操作数；存储器子系统，所述存储器子系统与所述解码单元耦合，所述存储器子系统用于响应于所述部分宽度加载指令而将数据从所指示的存储器位置加载到所述处理器；以及寄存器写入单元，所述寄存器写入单元与所述存储器子系统和所述寄存器耦合，所述寄存器写入单元响应于所述部分宽度加载指令而用于将所加载数据的至少部分写入到所述寄存器的部分宽度，并且用于利用存储在所述寄存器的其余宽度中的、具有依赖于所述处理器的部分宽度加载模式的位值的位组...

【技术特征摘要】
【国外来华专利技术】2013.06.28 US 13/931,0701.一种处理器，包括：
寄存器，所述寄存器具有宽度；
解码单元，所述解码单元用于接收部分宽度加载指令，所述部分宽度加载指令用于将
存储器的存储器位置指示为源操作数，并且将所述寄存器指示为目的地操作数；
存储器子系统，所述存储器子系统与所述解码单元耦合，所述存储器子系统用于响应
于所述部分宽度加载指令而将数据从所指示的存储器位置加载到所述处理器；以及
寄存器写入单元，所述寄存器写入单元与所述存储器子系统和所述寄存器耦合，所述
寄存器写入单元响应于所述部分宽度加载指令而用于将所加载数据的至少部分写入到所
述寄存器的部分宽度，并且用于利用存储在所述寄存器的其余宽度中的、具有依赖于所述
处理器的部分宽度加载模式的位值的位组来完成向所述寄存器写入，所述部分宽度加载指
令不指示所述部分宽度加载模式。
2.如权利要求1所述的处理器，其特征在于，所述寄存器写入单元用于：在所述部分宽
度加载模式中，将全零作为所述位组写入到所述寄存器的所述其余宽度；以及在第二部分
宽度加载模式中，不将全零作为所述位组写入到所述寄存器的所述其余宽度。
3.如权利要求2所述的处理器，其特征在于，所述寄存器写入单元用于：在所述第二部
分宽度加载模式中，将符号扩展位作为所述位组写入到所述寄存器的所述其余宽度。
4.如权利要求2所述的处理器，其特征在于，所述寄存器写入单元用于：在所述第二部
分宽度加载模式中，利用在所述解码器接收到所述部分宽度加载指令之前被存储为所述寄
存器的所述其余宽度中的所述位组的、最初位于所述其余宽度中的位组来完成向所述寄存
器写入。
5.如权利要求1所述的处理器，进一步包括用于指示所述部分宽度加载模式的至少一
个位，其中，所述处理器用于访问所述至少一个位以确定所述部分宽度加载模式，从而选择
确定所述位组的所述位值的对应方法。
6.如权利要求5所述的处理器，其特征在于，所述至少一个位在所述处理器的寄存器
中，并且是应用可见的。
7.如权利要求1所述的处理器，其特征在于，所述寄存器的所述宽度至少与所述处理器
用来访问存储器的存储器地址一样宽，并且其中，所述寄存器的所述部分宽度仅是所述寄
存器的所述宽度的部分。
8.如权利要求7所述的处理器，其特征在于，从下列各项中选择一项：
所述处理器是使用64位存储器地址的64位架构处理器，并且其中，所述寄存器的部分
宽度为32位；以及
所述处理器是使用128位存储器地址的128位架构处理器，并且其中，所述寄存器的部
分宽度为64位。
9.如权利要求1-8中任一项所述的处理器，其特征在于，所述处理器允许用户级应用改
变所述部分宽度加载模式。
10.如权利要求1-8中任一项所述的处理器，其特征在于，所述处理器允许操作系统和
虚拟机监视器中的至少一者改变所述部分宽度加载模式，但是不允许用户级应用改变所述
部分宽度加载模式。
11.如权利要求1-8中任一项所述的处理器，其特征在于，所述处理器具有包括用于改
变所述部分宽度加载模式的指令的指令集。
12.如权利要求1所述的处理器，其特征在于，所述寄存器写入单元用于：在所述部分宽
度加载模式中，将全零作为所述位组写入到所述寄存器的所述其余宽度，并且所述处理器
进一步包括：
所述处理器的单元，所述处理器的单元用于在中断以及从应用向操作系统过渡中的一
者时将所述部分宽度加载模式改变为第二部分宽度加载模式。
13.一种由处理器执行的方法，包括：
接收部分宽度加载指令，所述部分宽度加载指令将存储器的存储器位置指示为源操作
数，并且将寄存器指示为目的地操作数；
响应于所述部分宽度加载指令，将数据从所指示的存储器位置加载到所述处理器；
响应于所述部分宽度加载指令，将所加载数据的至少部分写入...

【专利技术属性】
技术研发人员：W·C·拉什，Y·A·圣地亚哥，M·G·迪克森，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US