ＡＤ／ＤＡ变换兼用装置制造方法及图纸

ＡＤ／ＤＡ变换兼用装置，具备：输入信号选择电路，从多个模拟输入信号中根据输入选择信号选择任一模拟信号并输出；输入采样保持电路；ＤＡ变换器；比较电路，输出表示输入采样保持电路输出的模拟输入信号和从ＤＡ变换器输出的模拟信号的大小关系的比较信号；逐次比较寄存器，根据比较电路输出的比较信号，逐次确定被保存的数字信号的各个位；选择电路，被输入逐次比较寄存器保存的数字信号、数字输入信号、变换选择信号，变换选择信号表示ＡＤ变换时，将逐次比较寄存器中保存的数字信号输出到ＤＡ变换器，变换选择信号表示ＤＡ变换时，将数字输入信号输出到ＤＡ变换器；控制部，在变换选择信号表示ＤＡ变换时输出输入选择信号。

【技术实现步骤摘要】

本专利技术涉及一种AD/DA变换兼用装置。
技术介绍
在光盘装置中，聚焦处理和跟踪处理等伺服处理一般通过数字处理进行(专利文献1)。在用数字处理进行伺服处理时，需要将基于来自光拾取器的输出信号而生成的FE(Focusing Error)信号或TE(tracking Error)信号等模拟信号变换为数字信号的AD变换器。另外，还需要将伺服处理后的结果的数字信号变换为用于光拾取器等控制的模拟信号的DA变换器。图4是表示具备AD变换器和DA变换器的伺服处理装置的一般构成例子的图。伺服处理装置100包括选择器(selector)110、采样保持电路111、AD变换器112、伺服处理电路113、DA变换器114、选择器115和采样保持电路116_1～116_n。FE信号或TE信号等多种模拟信号(VIN1～VINn)被输入到选择器110。然后，从选择器110输出与选择信号ADSEL对应的一个模拟信号。从选择器110输出的模拟信号通过采样保持电路111被输入到AD变换器112。伺服处理电路113根据从AD变换器112输出的数字信号，输出用于进行聚焦处理或跟踪处理等的数字信号。从伺服处理电路113输出的数字信号由DA变换器114变换为模拟信号，输入到选择器115。然后，输入到选择器115的模拟信号根据选择信号DASEL被输出到采样保持电路116_1～116_n中的任意一个。然后，根据从采样保持电路116_1～116_n输出的模拟信号(VO1～VOn)进行聚焦处理或跟踪处理等。作为AD变换器112，大多使用逐次比较型AD变换器。图5是表示AD变换器为逐次比较型时的一般构成例的图。AD变换器112具备比较电路120、逐次比较寄存器121和DA变换器122。在AD变换器112中，将所输入的模拟信号VIN、和逐次比较寄存器121中保存的数字信号基于DA变换器122而DA变换后的模拟信号，通过比较电路120进行大小比较，由此从最高位开始顺次确定在逐次比较寄存器121中所保存的数字信号的值。而且，在最低位的确定结束后，逐次比较寄存器121中所保存的数字信号VADO成为将模拟信号VIN进行AD变换后的信号。在伺服处理装置100中，进行多个模拟信号(VIN1～VINn)的AD变换和用于得到多个模拟信号(VO1～VOn)的DA变换。因此，在伺服处理装置100中，如图6的时序图所示，并行执行AD变换处理和DA变换处理。在图6的例子中，在根据时钟CLK进行上升计数的CNT为“0”的时刻，输出用于选择模拟信号VIN1的选择信号ADSEL。然后，在计数值CNT为“4”的时刻，复位信号ADRES变为高电平，逐次比较寄存器121的数字信号被设定为初始值(initial)，开始基于伺服电路111的采样。另外，在计数值CNT为“5”的时刻，采样保持电路111保持模拟信号VIN1的值。之后，从计数值CNT为“6”的时刻，开始逐次比较寄存器121中所保存的数字信号的最高位(MSB)到最低位(LSB)的确定处理。然后，到最低位(LSB)为止的确定结束时，得到了将模拟信号VIN1进行AD变换后的数字信号VADO。与该AD变换并行，在计数值CNT为“0”的时刻，伺服处理电路113开始输出应该输出的数字信号作为模拟信号VO1。然后，在计数值CNT为“1”的时刻输出用于输出模拟信号VO1的选择信号DASEL，开始基于采样保持电路116_1的采样。然后，在计数值CNT为“7”的时刻，采样保持电路116_1保持模拟信号VO1。由此，得到了将从伺服处理电路113输出的数字信号进行DA变换后的模拟信号VO1。但是，当设AD变换器112为逐次比较型时，伺服处理装置100需要两个DA变换器114、112。因此，增大了构成伺服处理装置100的电路的电路规模。鉴于此，公知的一种方法是在需要进行AD变换和DA变换二者时，通过将逐次比较型的AD变换器中所包含的DA变换器兼用为DA变换用，可以抑制电路规模的增大(专利文献2)。专利文献1特开2002-25078号公报专利文献2特开2003-224473号公报如上所述，在伺服处理装置100中，执行多个模拟信号(VIN1～VINn)的AD变换和用于得到多个模拟信号(VO1～VOn)的DA变换。因此，在这样的伺服处理装置100中，若使用专利文献2所公开的AD/DA变换兼用装置进行AD变换和DA变换，则不能并行地进行AD变换和DA变换。从而，例如将交替地反复执行AD变换和DA变换，使得AD变换和DA变换需要的处理时间增长，导致聚焦处理或跟踪处理等处理速度降低。
技术实现思路
本专利技术鉴于上述问题而提出，其目的在于，提供一种可缩短处理时间的AD/DA变换兼用装置。为了达到上述目的，本专利技术的AD/DA变换兼用装置，根据选择AD变换或DA变换任意一方的变换选择信号，对模拟输入信号进行AD变换并输出，或将数字输入信号进行DA变换并输出，具备输入信号选择电路，其从多个模拟输入信号中，根据输入选择信号选择任意一个模拟信号并输出；输入采样保持电路，其对从所述输入信号选择电路输出的所述模拟输入信号进行采样保持；DA变换器，其将数字信号变换为模拟信号并输出；比较电路，其输出比较信号，该比较信号表示从所述输入采样保持电路输出的所述模拟输入信号和从所述DA变换器输出的所述模拟信号之间的大小关系；逐次比较寄存器，其根据从所述比较电路输出的所述比较信号，逐次确定被保存的数字信号的各个位；选择电路，其被输入所述逐次比较寄存器中保存的所述数字信号、所述数字输入信号、所述变换选择信号，在所述变换选择信号表示AD变换时，将所述逐次比较寄存器中保存的所述数字信号输出到所述DA变换器，在所述变换选择信号表示DA变换时，将所述数字输入信号输出到所述DA变换器；及控制部，其在所述变换选择信号表示为DA变换时，输出所述输入选择信号。而且，所述比较电路在所述变换选择信号表示DA变换时，将所述比较信号设定为规定电平。并且，所述AD/DA变换兼用装置还可以具有输出采样保持电路，其在所述变换选择信号表示DA变换时，对从所述DA变换器输出的所述模拟信号进行采样保持；所述控制部可以在所述输出采样保持电路对所述模拟信号进行采样的期间输出所述控制信号。另外，所述AD/DA变换兼用装置具备多个所述输出采样保持电路，还具备输出信号选择电路，其根据输出选择信号将从所述DA变换器输出的所述模拟信号输出到多个所述输出采样保持电路中的任意一个。专利技术效果本专利技术可提供一种能够缩短处理时间的AD/DA变换兼用装置。附图说明图1是表示本专利技术一个实施方式的AD/DA变换兼用装置的构成的图。图2是表示比较电路的构成例的图。图3是表示AD/DA变换兼用装置的AD/DA变换的动作例的时序图。图4是表示具备AD变换器和DA变换器的伺服处理装置的一般构成例的图。图5是表示设AD变换器为逐次比较型时的一般构成例的图。图6是表示AD变换和DA变换并行执行时的动作例的时序图。图中1-AD/DA变换兼用装置，10-主时钟生成电路，11-控制部，12-选择器，13-采样保持电路，14-比较电路，15-逐次比较寄存器，16-多路转换器(multiplexer)，17-DA变换器，18-选择器，19_1～19_n-采样保持电路，30-选择器本文档来自技高网...

【技术保护点】
一种ＡＤ／ＤＡ变换兼用装置，根据选择ＡＤ变换或ＤＡ变换中任意一方的变换选择信号，对模拟输入信号进行ＡＤ变换并输出，或将数字输入信号进行ＤＡ变换并输出，具备：输入信号选择电路，其从多个模拟输入信号中，根据输入选择信号选择任意一个模拟信号并输出；输入采样保持电路，其对从所述输入信号选择电路输出的所述模拟输入信号进行采样保持；ＤＡ变换器，其将数字信号变换为模拟信号并输出；比较电路，其输出比较信号，该比较信号表示从所述输入采样保持电路输出的所述模拟输入信号和从所述ＤＡ变换器输出的所述模拟信号之间的大小关系；逐次比较寄存器，其根据从所述比较电路输出的所述比较信号，逐次确定被保存的数字信号的各个位；选择电路，其被输入所述逐次比较寄存器中保存的所述数字信号、所述数字输入信号、所述变换选择信号，在所述变换选择信号表示ＡＤ变换时，将所述逐次比较寄存器中保存的所述数字信号输出到所述ＤＡ变换器，在所述变换选择信号表示ＤＡ变换时，将所述数字输入信号输出到所述ＤＡ变换器；及控制部，其在所述变换选择信号表示ＤＡ变换时，输出所述输入选择信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：早川泰正，吉田昭，河合多一郎，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]