配置信号处理系统技术方案

可配置信号处理电路可提供多种可选信号处理操作。可配置信号处理电路可具有配置电路，所述配置电路基于用于评估输入信号和输出输出信号的时序模式而提供配置代码，所述配置代码从多种可选信号处理操作中选择第一信号处理操作。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请基于2014年5月16日递交的、名称为“配置多速率系统”、代理人案号为081319-0719的美国临时专利申请61/994537并要求其优先权。该申请的全部内容通过引用合并于此。
本公开涉及电路，该电路包括信号处理电路和系统。
技术介绍
信号处理电路和系统可用于广泛的应用中，这些应用包括但不限于音频、汽车、数据采集、工业控制、医学诊断与治疗、导航、雷达探测、地震学和传感器。可配置信号处理电路的信号处理操作可被选择成为多种预定义可选信号处理操作中的一种。图1A示出了一种传统的可配置信号处理电路/系统100。输入信号可以是以第一采样率接收的数值输入序列I(n)。示例性的第一采样率可以是每秒接收一百万个值(样本)，相当于第一采样率的周期为1微秒(百万分之一秒)。输出信号可以是以第二采样率提供的数值输出序列O(k)。示例性的第二采样率可以是每秒输出25万个值，相当于第二采样率的周期为4微秒。对于可配置信号处理电路100的某些可选配置，输入I(n)的第一采样率可等于输出O(k)的第二采样率。对于电路100的其它可选配置，第一采样率和第二采样率可以是不同的。输入(第一)采样率除以输出(第二)采样率的比值可称为采样率比(SRR)。示例性的采样率比可被表征为1000000/250000、4：1、或者4。包含在输入序列I(n)中的各个值可被第一序列索引n的各个值索引(指向)。例如，示例性序列I(n)＝3，6，22，8，6...中的第一值为I(1)＝3，其中的第二值为I(2)＝6，其中的第三值I(3)＝22等等。同样地，包含在输出序列O(k)中的各个值可被第二序列索引k的各个值索引。第一序列索引n以I(n)的第一采样率增加。第二序列索引k以O(k)的第二采样率增加。图1B示出了输入序列I(n)、输出序列O(k)且采样率比为4:1的示例性时序图。当输入序列I(n)的各个值均固定(steady)(就绪)、且可被可配置信号处理电路100(图1A)可靠地评估(读取)时，第一(输入)时序波形WI(t)可用于指示时间上的事例(instance)(例如，以低-高转换)。在输出序列O(k)的各个值均固定(就绪)、且可被接收O(K)的外部电路(未示出)可靠地评估(读取)时，电路100可提供用于指示时间上的事例的第二(输出)时序波形WO(t)。第一时序波形WI(t)和第二时序波形WO(t)可以是可选的，且可不被一些可配置信号处理电路接收、和/或可由一些可配置信号处理电路提供。例如，外部电路(未示出)可向可配置信号处理电路100(图1A)提供I(n)、WI(t)和配置代码CC，且其可仅接收从电路100返回的序列O(k)。电路100的规范文档(数据表)可提供时序参数值，这些时序参数值可使外部电路可靠地读取输出序列O(k)的每个值，而无需依赖于(或使用)WO(t)。可配置信号处理电路100(图1A)接收配置代码CC，该配置代码CC从多种可选预定义信号处理操作中选择一种。例如，该配置代码的第一段可选择用于滤波操作的滤波器的类型。该配置代码的第二段可选择采样率比。图2示出了示例性的可配置信号处理电路的配置表。4比特配置代码CC从滤波器类型和采样率比的16种可选组合中选择一种。可选择大于1的采样率比(例如，4：1和16：1)，以将示例性的电路配置作为抽取滤波器操作。可选择小于1的采样率比(例如，1：4和1：16)，以将示例性的电路配置作为内插滤波器操作。抽取滤波器电路和内插滤波器电路可以以EugeneB.Hogenauer在题为“抽取与内插数字滤波器的简单分类”的论文中所描述的方式实现，该论文发表在1981年4月发行的《IEEE声学、语音与信号处理的汇刊》中。Hogenauer的这篇论文通过引用结合于此，用于描述抽取与内插滤波器的理论、操作和实际实现，该抽取与内插滤波器包括(但不限于)这种基于任何阶级联积分梳状(Cascaded-Integrator-Comb，CIC)滤波器的电路。CIC滤波器可以是通常称为SINC滤波器的滤波器类型的硬件高效实现。抽取滤波器、内插滤波器以及许多其它类型的信号处理操作和电路在包括专业期刊、教科书和专利的文献中均有描述。本领域的技术人员应认识到，CIC滤波器的常规结构便于配置和重新配置电路，以提供多种可选信号处理操作。例如，配置作为四阶CIC滤波器操作的电路可被重新配置作为一阶CIC滤波器、二阶CIC滤波器或者三阶CIC滤波器。Hogenauer所写论文的图6中示出了，多路复用电路可用于将四阶CIC滤波器配置成以可选采样率比进行操作。可配置信号处理电路的电路元件的重新配置和重新使用可能是有益的，但是其不是必需的。例如，可针对每种可选预定义信号处理操作提供不同的专用电路。多路复用电路可响应于配置代码，以通过提供可选信号处理操作的专用电路，对从输入到输出的信号路径进行配置。图1A的可配置信号处理电路100可提供大体上任何类型的多种可选信号处理操作。一些可选信号处理操作可具有大体上非线性的特性(不只是时间变量)。例如，输出序列O(k)的值可以是包含在输入序列I(n)中的多个值的均方根(rms)值。其它可选信号处理操作可提供变换式操作。例如，输出序列O(k)的值可通过对输入序列I(n)的段(segment)进行傅里叶变换而得到，且O(k)可以是信号的频域表示。I(n)的该段可重叠、紧接或稀疏，对应于可大于1、等于1或小于1的采样率比。其它可选信号处理操作可针对一种或多种可选采样率比提供具有可选频率响应的滤波操作。示例性的信号处理电路可被配置为，有选择地作为抽取滤波器、内插滤波器或者采样率比为1的常规滤波器。对于一些或全部可选采样率比，从I(n)到O(k)的全部频率响应的一些选项可以是可选的。因此，可配置信号处理电路100(图1A)可提供宽范围的预定义可选信号处理操作。如果电路100被包含于芯片(例如，单模集成电路芯片)上的全集成系统中，则向可配置信号处理电路100(图1A)提供配置代码CC可能是相对不重要的事情。例如，芯片上全集成系统内的其它电路块向图1的电路100提供图2的配置代码CC，可能需要相对少的导线和/或其它类型的内部连接，这可表示微乎其微的成本(即，丰富资源的适度分配)。当电路100与提供配置代码的电路在物理上相分离时，情况可能完全不同。例如，如果电路100作为封装在独立封装(安装于印刷电路板上)内的集成电路芯片实现，则从该独立封装外部的电路接收配置代码可能涉及实质有限资源的可观分配。具体地，封装的一个或多个引脚可专用于接收配置代码。此处的点不在于提供或接收配置代码技术上具有挑战性，而是可能不希望为这一目的分配实质有限资源。通常期望将包含信号处理的装置(例如医疗装置)的物理尺寸缩小。集成电路芯片可被封装在越来越小的封装内，该封装可具有越来越少的可用于连接到封装集成电路芯片的引脚。可能不希望用集成电路封装的4个引脚来接收示例性的4比特配置代码，尤其是如果该封装的引脚总数相对较少时，该总数例如为8、10或12。众所周知，配置代码可经由数字串行接口被接收，这可被用来将专用于接收多比特配置代码的引脚的数量限制为一个。然而，甚至可能不希望将一个引脚专用于此目的。此外，这可能会本文档来自技高网...

【技术保护点】
一种可配置信号处理电路，所述可配置信号处理电路提供多种可选信号处理操作，所述可配置信号处理电路包括配置电路，所述配置电路基于用于评估输入信号和输出输出信号的时序模式而提供配置代码，所述配置代码从所述多种可选信号处理操作中选择第一信号处理操作。

【技术特征摘要】
【国外来华专利技术】2014.05.16 US 61/994,5371.一种可配置信号处理电路，所述可配置信号处理电路提供多种可选信号处理操作，所述可配置信号处理电路包括配置电路，所述配置电路基于用于评估输入信号和输出输出信号的时序模式而提供配置代码，所述配置代码从所述多种可选信号处理操作中选择第一信号处理操作。2.根据权利要求1所述的可配置信号处理电路，其中，所述配置电路基于所述时序模式配置相位特性。3.根据权利要求1所述的可配置信号处理电路，其中，所述配置电路包括时序模式-数字转换器电路，所述时序模式-数字转换器电路响应于所述时序模式而提供模式识别代码序列。4.根据权利要求3所述的可配置信号处理电路，其中，所述模式识别代码序列中的代码表示一段时间内经由串行接口传送的符号的计数。5.根据权利要求3所述的可配置信号处理电路，其中，所述时序模式-数字转换器电路包括响应于多个时序波形的状态机电路。6.根据权利要求3所述的可配置信号处理电路，其中：所述配置电路还包括接收所述模式识别代码序列的译码电路；以及所述译码电路响应于用于测试所述模式识别代码序列的第一规则而提供所述配置代码。7.根据权利要求6所述的可配置信号处理电路，其中，所述配置电路基于用于测试所述模式识别代码序列的第一规则被满足的时间，来同步所述第一信号处理操作。8.根据权利要求6所述的可配置信号处理电路，其中，所述第一规则为一规则的分支，所述规则用于测试所述模式识别序列的多个可变长度模式。9.根据权利要求8所述的可配置信号处理电路，其中，所述第一规则关于预定义优先顺序，测试所述模式识别代码序列中第一相关位置处的第一代码。10.根据权利要求8所述的可配置信号处理电路，其中，所述第一规则测试所述模式识别代码序列中第一相关位置处的第一代码相对于预定义代码的等同性，该预定义代码指示串行接口的闲置。11.根据权利要求6所述的可配置信号处理电路，其中，所述第一规则关于预定义优先顺序，测试所述模式识别代码序列中第一相关位置处的第一代码。12.根据权利要求11所述的可配置信号处理电路，其中，所述第一规则测试所述模式识别代码序列中第二相关位置处的第二代码相对于预定义代码的等同性，该预定义代码指示串行接口的闲置。13.根据权利要求6所述的可配置信号处理电路，其中，所述第一规则测试唯一模式。14.根据权利要求1所述的可配置信号处理电路，还包括评估所述输入信号的模拟-数字转换器电路。15.根据权利要求14所述的可配置信号处理电路，其中，所述输出信号是经由串行接口输出的多符号代码序列。16.根据权利要求15所述的可配置信号处理电路，其中，所述配置电路包括时序模式-数字转换器电路，所述时序模式-数字转换器电路提供模式识别代码序列，所述模式识别代码序列表征一段持续时间内经由所述串行接口输出的多个符号，所述持续时间大体上等于所述模拟-数字转换器电路的采样-采样周期。17.根据权利要求14所述的可配置信号处理电路，其中，所述模拟-数字转换器电路具有接收多个模拟输入信号的配置。18.根据权利要求17所述的可配置信号处理电路，其中，从所述多个模拟输入信号获得多个数字序列，所述多个数字序列被多路复用并经由串行接口输出。19.根据权利要求17所述的可配置信号处理电路，其中，所述配置电路包括时序模式-数字转换器电路和译码电路，对于所述多个模拟输入信号中的每个模拟输入信号，所述译码电路提供一适合于所选信号处理操作的配置代码。20.根据权利要求1所述的可配置信号处理电路，其中，所述第一信号处理操作在信号频带内具有基本平坦的频率响应。21.根据权利要求20所述的可配置信号处理电路，其中，所述多种可选信号处理操作中的第二信号处理操作的整体频率响应具有大的下垂。22.根据权利要求1所述的可配置信号处理电路，其中，所述输出信号为模拟信号。23.根据权利要求1所述的可配置信号处理电路，还包括评估所述输入信号的数字串行接口电路。24.根据权利要求23所述的可配置信号处理电路，其中，所述输出信号为经由串行接口输出的多符号代码序列。25.一种模拟-数字转换器电路，所述模拟-数字转换器电路评估模拟输入信号并经由串行接口输出编码数值输出序列，所述模拟-数字转换器电路包括可配置信号处理...

【专利技术属性】
技术研发人员：曼尼狄坡·根特，杰斯珀·斯汀加尔德马德森，
申请(专利权)人：凌力尔特有限公司，
类型：发明
国别省市：美国;US