模数转换器系统和方法技术方案

一种模数转换器(ADC)系统和方法。根据一个实施例的该ADC系统包括：采样数模转换器，配置为采样模拟信号值和模拟高频脉冲值的结合；及控制电路，包括失配整形编码器。所述控制电路配置为在模数转换操作期间向所述采样数模转换器顺序施加多个数字码，以得出表示所述模拟信号值和所述模拟高频脉冲值的结合的数字码。给出了数个实施例。

Analog to digital converter system and method

【技术实现步骤摘要】
模数转换器系统和方法本申请是申请日为2013年4月22日、申请号为201310141680.4的专利技术名称为“模数转换器系统和方法”的专利申请的分案申请。该申请日为2013年4月22日、申请号为201310141680.4的专利技术名称为“模数转换器系统和方法”的专利申请要求2012年4月20日提出的美国临时专利申请No.61/636,372的优先权。
本教导涉及模拟电路和方法。尤其地，本教导涉及模数转换器(ADC)及其操作。
技术介绍
模数转换器(ADC)使用在广泛的应用范围中，包括但不限于，传感器接口、工业应用、消费者应用和通信。已经针对各种应用和它们在速度、分辨率、噪声、功耗和其他性能相关的参数方面的不同需求，开发了用于模数(A/D)转换的各种电路和技术。图1示出了现有技术的逐次逼近寄存器(SAR)模数转换器(SARADC)100。逐次逼近是广为人知的用于A/D转换的顺序方法。在这种方法中，模拟信号值VIN可以在电容性数模转换器(CDAC)101上被采样，顺序逐次逼近A/D转换操作用于生成所述模拟值VIN的编码的数值(数字)表示DOUT。控制电路102可以对CDAC101的多个输入端子103施加数字码序列，使CDAC101的输出端104向预定值(例如GND＝0V)转换。比较器电路105可以提供CDAC的输出104的极性的指示。数字控制电路可以使用该极性的指示来在施加到CDAC输入端子103的数字码序列中选择下一个数字码。CDAC输出端104可以表示模拟信号值VIN相对于施加到CDAC101的数字码的残余，CDAC101包含参考电压VREF。该参考电压可以被嵌入数字码的物理表示中。例如，数字码的比特的高状态(逻辑“1”)可以通过施加到输入端子103的第一参考电压电势VH＝VREF来物理的表示。同样地，低状态(逻辑“0”)可以通过施加第二参考电压电势VL＝GND＝0V到该输入端子103来表示。相应的，数字码的比特的高/低逻辑值可以通过电路被施加到CDAD的输入端子，该电路例如为逻辑门、开关驱动和将输入端子连接到参考电压电路107的开关，该参考电压电路提供多个参考电压电势。当使残余向0转换时，数字码序列中的最后的数字码可以为模拟信号值VIN的数字表示。数字电路可以将该最后的数字码的比特值结合，以提供编码的数值表示DOUT，该编码的数值表示可以使用标准逻辑电平(例如，在二进制权重码的1.8伏CMOS逻辑电平下的串行通信)以标准格式提供。在获取期，CDAC的采样节点104(也是图1中的CDAC101的输出104，但采样结点与输出不同)可以通过采样开关108与预定电势(如地，GND＝0)联接。在采样实例中，当采样开关108打开时(即当采样开关108被控制成基本不导电时)，电荷部分可以基本在采样点104上被隔离。通过在获取期将模拟电压信号VIN(t)联接到至少一个CDAC的输入端子103，在采样实例中，在CDAC101上有效地采样电压信号VIN(t)的值VIN(被大致隔离的电荷部分是表示VIN的采样值)。采样开关108和一个或多个输入开关109可以通过数字控制电路106控制。可以使用施加的逻辑信号CNV控制何时采样模拟电压信号VIN(t)和执行采样值VIN的A/D转换。在获取期，可以通过对CDAC的输入端子103的可选择的子集施加模拟电压信号VIN(t)，实现模拟信号值VIN的采样的表示的可选的缩放(scaling)。这方面在美国专利8,130,133中予以描述，该美国专利8,130,133通过引用合并于此，用于描述这种现有技术的逐次逼近ACD的缩放、结构和操作。可以对CDAC的输入端子赋予权重因子，以描绘输入端子处的电压变化对电荷部分影响的大小，该电荷部分可以在采样实例中被隔离在采样节点。当采样开关打开时，权重因子可以可替代地被视为从CDAC输入端子到CDAC输出的(缩放的)电压增益因子。例如，图1中的示例性的CDAC101可以具有四个输入端子103，它们的权重因子为(从左至右)w1＝0.5,w2＝0.25,w3＝0.125,w4＝0.125。在一个采样实例中，如果输入电压VIN＝1.25被施加到所有四个输入端子103，采样节点104上的电荷部分可以为(-Qsamp)＝C*VIN*(w1+w2+w3+w4)＝C*VIN。对于5V参考电压(第一参考电势VREF＝5V，第二参考电势GND＝0V)，Qsamp的相等的值对应于数字码‘0100’，其可替代地被4比特值b1＝0,b2＝1,b3＝0,b4＝0描述。相应的，对示例性CDAC101施加数字码‘0100’可以导致采样节点104恢复为预定电势，当VIN＝1.25V时的采样实例中，该预定电势被施加到该采样节点104。这个性质反应了：VIN/VREF＝(b1*w1+b2*w2+b3*w3+b4*w4)/(w1+w2+w3+w4)＝0.25。数字码可以称为对应于模拟信号值VIN(对于给定的CDAC和参考电压)，或者可替代的，称为该数字码是模拟信号值VIN的表示(基于参考电压和多个权重因子的数字表示)。量化误差可以依赖与CDAC的分辨率。当采样节点104上的残余在分辨率对应的预定范围内时，数字码可以称为表示模拟信号值VIN。相应的，数字码可以对应于在一个范围内的任何信号值，不仅是特定的值，对于该特定的值，量化误差恰好为零。CDAC可以具有相对高的分辨率(如20比特)，因而数字码可以对应于在相对窄的范围内的任何信号值。当CDAC以与本文描述的方式类似的方式工作时，当CDAC以一组权重因子为特征时，并且当对应于VIN的数字码已知时，可以为CDAC计算出表示VIN/VREF的数值。在多个数字码都大体上对应于单个模拟信号值VIN的意义上，该多个数字码可以是等效的。例如，相对于图1的示例性CDAC101，数字码‘0011’与数字码‘0100’等效；两个数字码都表示VIN/VREF＝0.25。名义上的，对于VIN＝1.25V的A/D转换操作来讲，控制电路102提供两个码中的哪个并不要紧。几个数字码等效的CDAC可以为A/D转换操作提供冗余测量。冗余能够使控制电路从在逐次逼近ADC操作中发生的某些错误中恢复过来，而不必回到操作中发成这样的错误的步骤。例如，超限(over-ranging)技术例示使用冗余来促进ADC从一些错误中恢复过来。超限技术广为人知并且可以用于流水线ADC，SARADC以及许多其他类型的ACD中。美国专利申请公开US2011/0115661A1中描述了几种在A/D转换操作期间促进超限的CDAC结构，该专利申请通过引用合并于此，用以描述超限技术、描述几种CDAC结构和描述可以与本教导相结合使用的ACD电路。本领域的技术人员能够分析CDAC的结构，确定它的权重因子，并设计一种方法来得出数值的合适的编码，该数值由对应于相对于CDAC的模拟信号值的数字码表示。合适的编码可以使用二进制权重数字码表示数值。许多其他合适的编码技术也是为本领域技术人员所知的。在美国专利申请公开US2011/0285567A1中描述了用于减小延迟参数的编码技术，该公开通过引用合并于此，用以描述编码技术和描述超限技术。同样，CDAC的许多结构在本领域中是公知的，包括使用电容性电压分割以实本文档来自技高网...

【技术保护点】
一种模数转换器系统，其特征在于，包括：电容性数模转换器，配置为采样模拟信号值和模拟高频脉冲值的结合；以及控制电路，包括扰频器电路，所述扰频器电路用于选择性变换数字码的比特值，所述数字码被施加到所述电容性数模转换器；所述控制电路配置为在模数转换操作期间对所述电容性数模转换器顺序施加多个数字码，以得出所述模拟信号值和所述模拟高频脉冲值的结合的编码的数值表示。

【技术特征摘要】
2012.04.20 US 61/636,372;2012.07.19 US 13/553,0921.一种模数转换器系统，其特征在于，包括：电容性数模转换器，配置为采样模拟信号值和模拟高频脉冲值的结合；以及控制电路，包括扰频器电路，所述扰频器电路用于选择性变换数字码的比特值，所述数字码被施加到所述电容性数模转换器；所述控制电路配置为在模数转换操作期间对所述电容性数模转换器顺序施加多个数字码，以得出所述模拟信号值和所述模拟高频脉冲值的结合的编码的数值表示。2.根据权利要求1所述的模数转换器系统，其特征在于，所述扰频器电路配置为动态单元匹配。3.根据权利要求1所述的模数转换器系统，其特征在于，所述扰频器电路配置为作为用于失配整形编码器的扰频器工作。4.根据权利要求1所述的模数转换器系统，其特征在于，所述扰频器电路配置为抑制在信号带中的、由所述电容性数模转换器的多个输入端子的权重因子的失配诱发的误差。5.根据权利要求1所述的模数转换器系统，其特征在于，所述扰频器电路配置为将由所述采样数模转换器的第一多个输入端子的权重因子的失配诱发的误差信号大致随机化。6.根据权利要求5所述的模数转换器系统，其特征在于，还包括高频脉冲发生器电路，所述高频脉冲发生器电路配置为提供所述模拟高频脉冲值；所述高频脉冲发生器电路配置为将由所述采样数模转换器的第二多个输入端子的权重因子的失配诱发的误差信号大致随机化。7.根据权利要求1所述的模数转换器系统，其特征在于，对所述模拟信号值的编码的数值表示的计算包括计算多个大致随机的比特值差的加权和。8.根据权利要求7所述的模数转换器系统，其特征在于，在所述多个大致随机的比特值差中的大致随机的比特值差以在信号带中的相对更低的频谱功率密度为特征。9.根据权利要求1所述的模数转换器系统，其特征在于，还包括高频脉冲发生器电路，配置为在采样实例中对所述电容性数模转换器施加数字高频脉冲码。10.根据权利要求9所述的模数转换器系统，其特征在于，所述控制电路配置为将所述数字高频脉冲码与被获得以表示所述模拟信号值与所述模拟高频脉冲值的结合的数字码结合，以得出所述模拟信号值的编码的数值表示。11.根据权利要求9所述的模数转换器系统，其特征在于，所述数字高频脉冲码的比特值为大致的随机量。12.根据权利要求9所述的模数转换器系统，其特征在于，所述高频脉冲发生器电路配置为，对由所述控制电路得出以表示所述模拟信号值和所述模拟高频脉冲值的结合的数字码中的多个比特值大致随机化和诱发随机性。13.根据权利要求9所述的模数转换器系统，其特征在于，所述高频脉冲发生器电路配置为对所述控制电路在在前的模数转换操作中得出的、用于表示采样值的数字码进行响应。14.根据权利要求9所述的模数转换器系统，其特征在于，在第一操作模式中，所述高频脉冲发生器电路配置为响应于由所述控制电路在在前的模数转换操作中得出以表示采样值的数字码的比特值而设定数字高频脉冲码的比特值。15.根据权利要求14所述的模数转换器系统，其特征在于，所述高频脉冲发生器电路配置为在所述第一操作模式和第二操作模式之间切换，在所述第二操作模式中，所述高频脉冲发生器电路配置为大致随机地设定所述数字高频脉冲码的所述比特值。16.根据权利要求1所述的模数转换器系统，其特征在于，包括配置为存储用于所述电容性数模转换器的权重因子的数字码，所述权重因子在所述模数转换器系统被制造后被估计出。17.根据权利要求1所述的模数转换器系统，其特征在于，包括配置为在所述模数转换操作期间执行至少一步逐次逼近的电路。18.根据权利要求1所述的模数转换器系统，其特征在于，所述控制电路配置为提供所述模拟信号值和所述模拟高频脉冲值的结合相对于施加到所述电容性数模转换器的数字码的残余的指示。19.根据权利要求1所述的模数转换器系统，其特征在于，所述扰频器电路配置为在所述模数转换操作期间执行至少两个不同的变换。20.根据权利要求1所述的模数转换器系统，其特征在于，所述控制电路配置为，在所述扰频器电路配置为实施第一变换时得出表示所述模拟信号值和所述模拟高频脉冲值的结合的第一数字码；所述控制电路还配置为，在所述扰频器电路配置为实施第二变换时得出表示所述模拟信号值和所述模拟...

【专利技术属性】
技术研发人员：杰斯伯·史定斯嘉德·麦德森，
申请(专利权)人：凌力尔特有限公司，
类型：发明
国别省市：美国,US