使用SAR和TDC的二级模数转换器制造技术

本公开的各种实施方式可描述二级ADC电路和基于二级ADC电路的时间交错系统。二级ADC电路可包括用于第一级的ASR转换器和用于第二级的基于电荷的TDC。二级ADC电路可用在高性能串行I/O应用中。可公开和要求保护其它实施方式。

【技术实现步骤摘要】
【国外来华专利技术】使用SAR和TDC的二级模数转换器
本公开大体涉及电子设备的领域，尤其是涉及使用逐次逼近寄存器(SAR)和时间数字转换器(TDC)的二级模数转换器。
技术介绍
除非在本文另外指示，在这个章节中描述的材料不是本申请中的权利要求的现有技术，且不通过包括在这个章节中而被承认为现有技术。模数转换器(ADC)可在各种底板和/或互连的数字串行输入/输出(I/O)接收机中使用。这样的数字串行I/o底板/互连的示例可包括根据由PCI特殊兴趣小组(PC1-SIG)于2010年11月公布的3.0版快速外围部件互连(PCIe)或由USB应用者论坛(USB-1F)于2008年11月公布的3.0版通用串行总线(USB)等实现的那些。今天使用的很多常规ADC不全是基于数字I/O的ADC。可通常使用的一种ADC是flash ADC，例如flash转换器。Flash ADC可具有相对快的转换速度的优点。然而，flashADC由于相对高的输入电容而可能遭受高功率消耗。因此，flash ADC可能不适合于低功率和高性能应用。例如，对于支持超过10Gb/s的带宽的I/O应用，flash ADC可消耗大约500mff的功率。二级ADC可权衡降低的功率消耗与增大的转换时延。如名称所显示的，二级ADC可包括第一级ADC和第二级ADC。第一级ADC可将输入模拟信号粗略地转换成第一数字输出信号。可接着产生在输入模拟信号和第一数字输出信号之间的差异，该差异可被称为“残差信号”。第二级ADC可获取残差信号并将它转换成第二数字输出信号。第一和第二数字输出信号可接着被组合以形成单个数字输出信号，其中第一数字输出信号可对应于组合的数字输出信号的最高有效位(MSB)，且第二数字输出信号可对应于组合的数字输出信号的最低有效位(LSB)。在常规二级ADC设计中，第一和第二级ADC都可以是flash ADC。在这两极之间，数模转换器(DAC)可将第一数字输出信号转换回到模拟信号，且减法器可使用这个转换的模拟信号减去初始输入模拟信号以产生残差信号。一般，闭环运算放大器也可能被需要作为开关电容器系统的核心和/或在残差信号可被提供到第二级ADC之前对残差信号进行放大。因此，二级ADC的速度和准确度可基于闭环运算放大器和DAC的性能。然而，由于M0S晶体管的低电源电压和内在(固有)增益，满足高性能I/O应用的带宽、时延和功率消耗要求的高性能运算放大器可能难以设计，特别是具有100mm或更小的特征长度。【附图说明】将通过在附图中示出的示例性例证而不是限制的方式来描述本公开的实施例，在附图中相似的附图标记表示相似的元件，且在附图中:图1是示出根据本公开的各种实施例的使用SAR和TDC的二级ADC电路的概要的方框图；图2是更详细示出根据本公开的各种实施例的图1的二级ADC电路的更详细的方框图；图3是示出根据本公开的各种实施例的如图2所示的TDC的更多细节的方框图；图4是示出根据本公开的各种实施例的时间交错ADC系统的方框图；图5是示出根据本公开的各种实施例的二级ADC电路的工作的一部分的流程图；图6是示出根据本公开的实施例的与所述方法和/或装置的各种方面合并的示例性计算机系统的方框图。【具体实施方式】在下面的详细描述中，参考形成其一部分的附图，且其中通过例示的方式示出本公开可被实践的实施例。应理解，其它实施例可被利用，且结构或逻辑改变可被做出而不偏离本公开的范围。因此，下面的详细描述不是在限制的意义上做出，且根据本公开的实施例的范围由所附权利要求及其等效形式限定。可以可能有助于理解本公开的实施例的方式，将各种操作被依次描述为多个分立操作；然而，描述的顺序不应被解释为暗示这些操作是依赖于顺序的。为了描述的目的，以“A/B”的形式或以“A和/或B”的形式的短语意指(A)、(B)或(A和B)。为了描述的目的，以“A、B和C中的至少一个”的形式的短语意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。为了描述的目的，以“(A) B”的形式的短语意指(B)或(AB)，即，A是可选的元素。本描述可使用短语“在一实施例中”或“在实施例中”，其分别可以指一个或多个相同或不同的实施例。此外，如关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。本描述可使用各种术语，例如“比较器”、“电容器”、“开关”和“锁存器”等来描述在各种实施例中使用的各种部件。应理解，这些部件可以用各种方式实现和/或由类似功能的部件代替。例如，“电容器”可基于半导体工艺来实现，例如CMOS电容器或金属氧化物金属电容器。而且“开关”可由一个或多个晶体管实现。此外，这些部件可被集成到单个专用集成电路(ASIC)、现场可编程门阵列(FPGA)等中。因此，在整个公开中使用的术语仅为了说明的目的，不应被解释为限制。本公开的各种实施例可描述二级ADC电路和基于该二级ADC电路的时间交错系统。二级ADC电路可包括用于第一级的SAR转换器和用于第二级的基于充电的TDC。二级ADC电路可用在高性能串行I/O应用中。图1是示出根据本公开的各种实施例的使用SAR和TDC的二级ADC电路的方框图。在各种实施例中，二级ADC电路100可包括彼此耦合的第一级ADCllO (被赋予SAR)和第二级ADC120 (被赋予TDC)。在各种实施例中，第一级ADCllO可配置成接收模拟输入信号101。第一级ADCl10可配置成通过对模拟输入信号101的第一模数转换产生第一数字输出102。例如，第一级ADCllO可配置成将模拟信号101粗略地转换成第一数字输出102。第一级ADCllO也可产生模拟残差信号103。残差信号103可对应于在模拟输入信号101和第一数字输出102之间的值的差异。在各种实施例中，第二级ADC120可配置成基于残差信号103通过第二模数转换来产生第二数字输出104。在各种实施例中，第一数字输出102可包括一位或多位，且第二数字输出104可包括一位或多位。在各种实施例中，第一模数转换可基于SAR转换过程，而第二模数转换可基于TDC过程，这些将在下文被更充分地描述。虽然未在图1中示出，第一数字输出102和第二数字输出104可被组合以分别使用第一输出102的一位或多位作为数字输出信号的MSB部分并使用第二输出104的一位或多位作为数字输出信号的LSB部分来形成单个数字输出信号。因此，第一输出102可对应于数字输出信号的MSB部分，而第二输出104可对应于数字输出信号的LSB部分。在各种实施例中，第一输出102和/或第二输出104也可在它们被组合之前接受一个或多个水平的处理。这样的处理可包括奇偶校验、循环冗余校验(CRC)和其它形式的数字误差校正。虽然为了理解的容易，图1示出具有两个不同的部件(即，110和120)的ADC100，应注意，这两个部件可集成到单个部件中，或进一步细分成更多的部件。图2是更详细示出根据本公开的各种实施例的图2的二级ADC电路的方框图。如所示，二级ADC200可分成两个区域，包括第一级ADC210和第二级ADC220。第一级ADC210可包括位于图2中的虚线左边的部件，而第二级ADC220可包括位于虚线右边的部件。虽然为了理解的容易，图2示出在ADC20本文档来自技高网...

【技术保护点】
一种装置，包括：第一模数转换器（ADC），其被配置成接收模拟输入信号并将所述模拟输入信号转换成第一数字信号，所述第一数字信号对应于数字输出信号的最高有效位（MSB）部分，其中，所述第一ADC包括逐次逼近寄存器（SAR），并被配置成产生对应于在所述模拟输入信号和所述第一数字信号之间的值的差异的残差电压；以及第二ADC，其耦合到所述第一ADC，并被配置成接收所述残差电压并将所述残差电压转换成第二数字信号，所述第二数字信号对应于所述数字输出信号的最低有效位（LSB）部分，其中，所述数字输出信号是所述模拟输入信号的数字表示。

【技术特征摘要】
【国外来华专利技术】2011.06.30 US 13/174,6891.一种装置，包括: 第一模数转换器(ADC)，其被配置成接收模拟输入信号并将所述模拟输入信号转换成第一数字信号，所述第一数字信号对应于数字输出信号的最高有效位(MSB)部分， 其中，所述第一 ADC包括逐次逼近寄存器(SAR)，并被配置成产生对应于在所述模拟输入信号和所述第一数字信号之间的值的差异的残差电压；以及 第二 ADC，其耦合到所述第一 ADC，并被配置成接收所述残差电压并将所述残差电压转换成第二数字信号，所述第二数字信号对应于所述数字输出信号的最低有效位(LSB )部分， 其中，所述数字输出信号是所述模拟输入信号的数字表示。2.如权利要求1所述的装置，其中，所述第一ADC包括电容器的阵列和开关的阵列，其中所述电容器的阵列中的相应电容器的一侧耦合到所述开关的阵列中的相应开关，且其中，所述电容器的阵列中的所述相应电容器的相反侧耦合到公共节点。3.如权利要求1所述的装置，其中，所述残差电压是基于参考电压的。4.如权利要求2所述的装置，其中，所述开关的阵列中的所述相应开关被配置成与所述模拟输入信号、所述参考电压或地电压耦合。5.如权利要求1所述的装置，其中，所述第二ADC包括时间数字转换器(TDC)，且其中，所述第二 ADC还包括比较器，所述比较器被配置成比较所述残差电压与阈值电压以产生控制信号来停止二次转换。`6.如权利要求5所述的装置，其中，所述第二ADC还包括耦合到所述比较器的电流源，所述电流源被配置成以接近恒定的速率消耗所述残差电压。7.如权利要求1到6中的任一项所述的装置，其中，所述第一ADC和所述第二 ADC是ADC电路的第一通道的部分，其中，所述ADC电路还包括被配置成以时间交错方式与所述第一通道一起工作的第二通道，其中，所述第二通道包括与所述第一 ADC类似地配置的第三ADC和与所述第二 ADC类似地配置的第四ADC。8.一种方法，包括: 通过二级模数转换器(ADC)接收模拟输入信号； 通过所述ADC的第一级经由逐次逼近转换过程将所述模拟输入信号第一次转换成对应于数字输出信号的最高有效位(MSB)部分的第一数字信号； 通过所述ADC的所述第一级产生对应于在所述模拟输入信号和所述第一数字信号之间的值的差异的残差电压；以及 通过所述ADC的第二级经由时间数字转换过程将所述残差电压第二次转换成对应于所述数字输出信号的最低有效位(LSB)部分的第二数字信号； 其中，所述数字输出信号是所述模拟输入信号的数字表示。9.如权利要求8所述的方法，还包括组合所述第一数字信号和所述第二数字信号以形成所述数字输...

【专利技术属性】
技术研发人员：Z·王，
申请(专利权)人：英特尔公司，
类型：
国别省市：