半导体装置及其制造方法制造方法及图纸

一种制造半导体的方法，包含接收具有基板及置于基板上的第一层的装置，其中第一层包含沟渠。此方法还包含于施加第一材料于第一层之上及沟渠之中，其中此第一材料包含填充物和与填充物化学键结的成孔剂。此方法更包含固化第一材料以形成多孔材料层。多孔材料层具有第一部分和第二部分，第一部分置于沟渠之中，而第二部分则置于第一层之上。第一和第二部分大致上含有相同百分比的硅、氧和碳。第一和第二部分大致上含有相同的孔隙率。因此，由第一材料所形成的多孔材料层于其第一部分和第二部分皆具有极佳的均匀性质，可提升装置的效能与稳定度。制备第一材料和应用其于半导体装置上的制程，皆属简易并可轻易整合至现有的制造流程里。此外，第一材料本身具有成本效益。

【技术实现步骤摘要】

本揭示内容是有关于半导体集成电路领域，特别是有关于一种具有间隙填充材料的半导体集成电路及其制造方法。
技术介绍
为了追求更高的装置密度、更高的效能和更低的成本，半导体产业已经进步到纳米节点的制程技术。在集成电路(IC)的演化中，功能性密度(即单位晶圆面积上的内连线装置数量)已普遍增加，而几何尺寸(即使用的制程所能制造出最小组件或线)则已普遍缩减。一般而言，尺寸缩减制程借着提升生产效率并降低相关成本而提供益处；然而，也同时提高处理和制造集成电路的复杂程度。为了实现这些益处，需要发展相关的集成电路制造技术。举例来说，在装置尺寸持续缩减的制程中，间隙填充(或沟渠填充)介电材料的使用将遇到困难。新世代的装置通常具有复杂的表面形貌，需填入介电材料于其中以提供平坦的上表面以利于后续的制程。一般而言，现存的间隙填充介电材料通常具有多分子成分，其中一部分倾向于停驻于表面之上，而另一部分则倾向于停驻在表面之下和/或侧边。此现象将造成介电填充层具有不均匀的薄膜性质，且可能造成装置剥落问题和/或其他问题。
技术实现思路
在一例示性面向中，本揭露内容是针对一种制造半导体的方法。此方法包含接收具有基板和置于基板上的第一层的装置，其中第一层具有沟渠。此方法还包含施加第一材料于第一层之上和沟渠之中，其中第一材料含有填充物及与填充物化学键结的成孔剂。此方法更包含固化第一材料。在另一例示性面向，本揭露内容是针对一种方法。此方法包含形成具有填充物和与填充物化学键结的成孔剂的前驱物溶液。此方法还包含应用前驱物溶液于包含置于基板上的第一层的装置中；其中，第一层具有沟渠；其中，前驱物溶液形成前驱物层于第一层之上和沟渠之中。此方法更包含固化前驱物层以形成多孔材料层，其具有第一部分于沟渠之内及第二部分于第一层之上。在又一例示性面向中，本揭露内容是针对具有基板、位于基板上且具有第一沟渠的金属材料层和具有第一部份及第二部份的多孔材料层的装置。第一部分是置于沟渠之内，而第二部分则置于金属材料层之上。第一和第二部分含有大致相同成分百分比的各个元素(硅、氧和碳)。因此，由第一材料所形成的多孔材料层于其第一部分和第二部分皆具有极佳的均匀性质，可提升装置的效能与稳定度。制备第一材料和应用其于半导体装置上的制程，皆属简易并可轻易整合至现有的制造流程里。此外，第一材料本身具有成本效益。附图说明当读到随附的附图时，从以下详细的叙述可充分了解本专利技术的各方面。值得注意的是，根据工业上的标准实务，各种特征不是按比例绘制。事实上，为了清楚的讨论，各种特征的尺寸可任意增加或减少。图1A是根据本揭露内容中一个或多个实施例，一种制造半导体装置方法的流程图；图1B是根据本揭露内容中一个或多个实施例，一种制备间隙填充介电材料方法的流程图；图2A、图2B、图2C和图2D是根据一些实施例，依照图1A的方法所制造的半导体装置的剖面图；图3A是根据本揭露内容的一些实施例，间隙填充介电材料的化学成分；图3B绘示另一种间隙填充介电材料的化学成分；图4是根据一些实施例，依照图1A的方法所制造的另一种半导体装置的剖面图；其中，符号说明：100方法102、104、106、108、110步骤120、122、124步骤126前驱物溶液200半导体装置202基板204第一层206沟渠208前驱物层208A填充部分208B主体部分210多孔材料层210A填充部分210B主体部分250装置252基板254金属层260多孔材料层260A填充部分260B主体部分300图302虚线304虚线352虚线354虚线400装置402基板404特征XX方向ZZ方向。具体实施方式以下的揭露内容提供许多不同的实施例或实例，以实现本专利技术的不同特征。特定实例的组成及布局叙述如下，以简化本专利技术。当然这些仅是实例，并非用以限制。举例而言，在叙述中，第一特征形成于第二特征上方或之上时，随之而来可包含实施例，其中第一及第二特征形成以直接接触；且亦可包含实施例，其中额外的特征可形成于第一及第二特征之间，因此第一及第二特征可不直接接触。此外，本专利技术可在各实例中重复元件编号及/或文字。重复的目的在于简化且明确，但不在其中决定介于所讨论的多种实施例及/或组态之间的相对关系。此外，空间上的相对用语，例如「在..之下」、「以下」、「下」、「上方」、「上」及其类，在此为了易于叙述可用以描述如图所示的元件或特征对于其他元件或特征的相对关系。除了图示所描绘的面向之外，空间上的相对用语意旨于围绕所使用或操作的装置的不同面向。要不然就是，设备可被导向(旋转90度或于其他面向)，且在此所用的空间上的相对描述符号可据此同样的被解读。此外，「由…所制成」其意思表示「包含…」或「由…所构成」。本揭露内容是有关于一种新型间隙填充介电材料及其于半导体制程上的应用。更特别地，此新型间隙填充介电材料包含主要的填充物和次要的成孔剂，其中，此成孔剂与主要的填充物之间具有化学键结。「成孔剂」一词指称任何添加于介电材料中，用作造孔剂的可移除的材料，其是分散于介电材料中的高分子粒子，并于后续制程中消失并形成孔洞。「孔洞」一词指称形成于介电材料中的孔洞。在各态样的实施例中，此新型的间隙填充介电材料可用于填充基板上的一个或多个材料层中的沟渠，并可在表面上形成均匀形貌的介电填充层。在特定的实施例中，新型的间隙填充的介电材料用于填充基板上一个或多个材料层中的沟渠，以得到金属间的介电填充层。由于成孔剂与新型介电材料中的主要的填充物之间具有化学键结，金属间的介电填充层大致上提供不均匀的介电性质于金属沟渠内及金属层上。这替多层金属内连线结构(包含金属线)的临界尺寸缩减进一步提供方法。金属线用以连结各种的装置(如：晶体管、电阻、电容等)以形成集成电路。随着装置进一步缩小，金属线的临界尺寸也需要跟着缩小。一种制造金属线的传统方法使用单金属镶嵌法制程或双层金属镶嵌法制程。在金属镶嵌法制程中，蚀刻介电层以形成介电沟渠，并填满金属于介电沟渠之中。接着进行化学机械研磨(CMP)以去除多余的金属，而形成金属线于介电沟渠之中。为了缩减金属线的临界尺寸，需要缩小介电沟渠的尺寸。然而，填入金属于微小的介电沟渠具有其困难之处，且形成的金属线可能包含孔洞于其中，并缺乏均匀的尺寸和性质。在一种替代的方法中，沉积金属层于基板上，并蚀刻出金属沟渠于其中。剩余的金属材料形成金属线于基板上。之后形成介电材料于金属层上并填入介电材料于金属沟渠之内。由于金属线是自金属的一部分而形成，故其具有良好的均匀性。然而，在有间隙填充介电材料的情况下，使得金属间介电层具有均匀的性质是相当困难的。一般而言，现存的间隙填介电材料是化学化合物，其具有多个各自互相独立的分子成分。一般而言，部分的分子成分倾向于停留在金属沟渠中，而另一部分则倾向于停留在金属层上。此不均匀的金属间介电层可能造成不均匀的电容值，其影响信号的传输或甚至造成装置的剥离。如本揭露内容所示，新型间隙填充介电材料可处理上述的问题。图1A和图1B是根据本揭露内容的各面向，绘示一种制备新型间隙填充介电材料的方法100及其于半导体制程上的应用。方法100仅为一例子，并不局限本专利技术的范围，本专利技术的范围明确描述于权利要求书中。可于方法100进行前、进行期间与进行后提供额外的步骤，且本文档来自技高网...

【技术保护点】
一种制造半导体的方法，包含：接收包含基板及置于该基板上的第一层的装置，其中该第一层包含沟渠；施加第一材料于该第一层之上并填入该沟渠之中，其中该第一材料包含填充物及与该填充物化学键结的成孔剂；以及固化该第一材料。

【技术特征摘要】
2015.06.26 US 14/752,0971.一种制造半导体的方法，包含：接收包含基板及置于该基板上的第一层的装置，其中该第一层包含沟渠；施加第一材料于该第一层之上并填入该沟渠之中，其中该第一材料包含填充物及与该填充物化学键结的成孔剂；以及固化该第一材料。2.如权利要求书1所述的方法，其中该填充物包含一个或多个下列的单体：四甲氧硅烷、甲基三甲氧基硅烷、甲基三乙氧基硅烷及四乙基硅氧烷。3.如权利要求2所述的方法，其中该成孔剂包含下列其中一种：双团联式共聚合物和三团联式共聚合物。4.如权利要求1所述的方法，其中该成孔剂是通过Si-O-[CH2CH2O]X键与该填充物化学键结。5.一种制造半导体装置的方法，包含：形成前驱物溶液，其包含填充物及与该填充物化学键结的成孔剂；施加该前驱物溶液于装置，该装置具有置于基板上的第一层，其中该第一层包含沟渠，且其中该前驱物溶液形成前驱物层于该第一层之上和该沟渠之...

【专利技术属性】
技术研发人员：林伯俊，张庆裕，陈海清，包天一，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71