半导体器件及其制造方法技术

半导体制造的方法包括在衬底上方形成介电层。在介电层上形成伪栅极结构，伪栅极结构限定了伪栅极介电区域。蚀刻未包括在伪栅极介电区域中的部分介电层以形成介电回蚀刻区域。在部分介电回蚀刻区域上形成间隔件元件，间隔件元件邻接伪栅极结构并且限定了间隔件介电区域。伪栅极介电区域的高度大于间隔件介电区域的高度。在衬底中形成凹进部分，在凹进部分上方选择性地生长应变材料以形成邻近间隔件介电区域的应变凹进区域。去除伪栅极结构和伪栅极介电区域。形成栅电极层和栅极介电层。本发明专利技术的实施例还涉及半导体器件及其制造方法。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，更具体地，涉及具有鳍结构的半导体器件及其制造工艺。
技术介绍
随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高高宽比的半导体鳍，并且在该半导体鳍中形成半导体晶体管器件的沟道和源极/漏极(S/D)区域。在鳍结构上方以及沿着鳍结构的侧面(例如，包裹)形成栅极，利用沟道和S/D区域的增大的表面积的优势，以产生更快、更可靠和更易控制的半导体晶体管器件。在一些器件中，FinFET的S/D部分中的应变材料(例如，利用硅锗(SiGe)、碳化硅(SiC)和/或磷化硅(SiP))可以用于增强载流子迁移率。
技术实现思路
本专利技术的实施例提供了一种半导体制造的方法，包括：在衬底上方形成介电层；在所述介电层上形成第一伪栅极结构，从而使得所述介电层包括设置在所述第一伪栅极结构下方并且由所述第一伪栅极结构限定的第一栅极介电区域；蚀刻未包括在所述第一栅极介电区域中的部分所述介电层以形成邻近所述第一栅极介电区域的介电回蚀刻区域；在部分所述介电回蚀刻区域上和所述第一伪栅极结构的侧壁上形成第一间隔件元件，其中，所述第一间隔件元件邻接所述第一伪栅极结构，部分所述介电回蚀刻区域包括设置在所述第一间隔件元件下方并且由所述第一间隔件元件限定的第一间隔件介电区域，并且所述第一栅极介电区域的高度大于所述第一间隔件介电区域的高度；在所述衬底中形成第一凹进部分；在所述衬底中的所述第一凹进部分上方选择性地生长应变材料以形成第一应变凹进区域，其中，所述第一应变凹进区域邻近所述第一间隔件介电区域；去除所述第一伪栅极结构和所述第一栅极介电区域以形成第一开口；以及在所述第一开口中形成包括栅电极层和栅极介电层的第一栅极结构。本专利技术的另一实施例提供了一种半导体制造的方法，包括：在衬底上方形成第一介电层；在所述第一介电层上形成第一伪栅极结构，从而使得所述第一介电层包括设置在所述第一伪栅极结构下方并且由所述第一伪栅极结构限定的第一栅极介电区域；在部分所述第一介电层上和所述第一伪栅极结构的侧壁上形成第一间隔件元件，其中，所述第一间隔件元件邻接所述第一伪栅极结构，并且部分所述第一介电层包括设置在第一间隔件元件下方并且由所述第一间隔件元件限定的第一间隔件介电区域；在所述衬底中形成第一凹进部分；在所述衬底中的所述第一凹进部分上方选择性地生长应变材料以形成第一应变凹进区域，其中，所述第一应变凹进区域邻近所述第一间隔件介电区域；去除所述第一伪栅极结构；在所述第一栅极介电区域上形成第二介电层；去除所述第二介电层和所述第一栅极介电区域以形成第一开口；以及在所述第一开口中形成包括栅电极层和栅极介电层的第一栅极结构。本专利技术的又一实施例提供了一种半导体器件，包括：第一结构，包括设置在衬底上方的第一栅极结构、邻接所述第一栅极结构的第一间隔件元件、位于衬底中邻近所述第一栅极结构的凹进部分上方的第一应变凹进区域；以及第二结构，包括设置在所述衬底上方的第二栅极结构、邻近所述第二栅极结构的第二间隔件元件以及位于所述衬底中邻近所述第二栅极结构的凹进部分上方的第二应变凹进区域，其中：所述第一栅极结构包括设置在所述衬底上方和第一栅电极下面的第一栅极介电区域；所述第二栅极结构包括设置在所述衬底上方和第二栅电极下面的第二栅极介电区域，第一间隔件介电区域，设置在所述衬底上方和所述第一间隔件元件下面，第二间隔件介电区域，设置在所述衬底上方和所述第二间隔件元件下面，所述第二栅极介电区域的高度大于所述第二间隔件介电区域的高度。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了更清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A至图8B示出了根据本专利技术的一个实施例的用于制造FinFET器件的示例性顺序工艺。图9至图15B示出了根据本专利技术的另一个实施例的用于制造FinFET器件的示例性顺序工艺。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清晰的目的，各个部件可以以不同的比例任意地绘制。而且，为便于描述，在此可以使用诸如“在…之下“、”在…下方“、”下部“、”在…之上“、”上部“等的空间相对术语，以描述如图所示一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。此外，术语“由…制成”可能意味着“包括”或“由…组成“。如上面提到的，在鳍结构上方以及沿着鳍结构的侧面(例如，包裹)形成栅极，利用沟道和S/D区域的增大的表面积的优势，以产生更快、更可靠和更易控制的半导体晶体管器件。实现栅极的一种工艺称为“后栅极“或”替换栅极“方法。在这样的工艺中，最初形成伪(例如，多晶硅)栅极，实施与半导体器件相关的各个工艺，以及随后去除伪栅极并且用栅极(例如，金属栅极)代替。在去除伪栅极的工艺期间，邻近伪栅极的间隔件元件下方的间隔件介电区域中的区域可能会变窄。由于间隔件介电区域的较窄区域，因此可能会去除S/D部分中的应变材料，因而产生了侵蚀S/D和隔离差的栅极。图1A至图8B示出了用于制造具有鳍结构的半导体FET器件(FinFET)的示例性工艺。应该理解，可以在由图1A至图8B示出的操作之前、期间和之后提供额外的操作，以及对于方法的附加实施例，可以替换或消除以下所描述的一些操作。操作的顺序可以互换。如图1A所示，在衬底上的核心区域上方和外围区域上方制造鳍结构。在一些实施例中，核心区域指的是电子系统中的部分核心电路，该部分核心电路主要执行逻辑操作，并且外围区域指的是电子系统中的部分外围电路(例如，I/O电路)，该部分外围电路执行例如数据输入和数据输出的操作。图1A是根据一个实施例的处于制造工艺的各个阶段的一个阶段的FinFET器件的示例性立体图。图1B是沿着图1A的线a-a的示例性截面图。鳍结构12包括对应于核心区域的第一鳍结构121和对应于外围区域的第二鳍结构122。为了说明，在图1A中虽然第一鳍结构121和第二鳍结构122设置为彼此邻近(作为相同的鳍结构12的部分)，但是第一鳍结构121和第二鳍结构122不必设置为彼此邻近，并且第一鳍结构121和第二鳍结构122可以设置在半导体器件的不同区域中并且分别形成。鳍结构12形成在衬底10上方并且突出于隔离绝缘层11。为了制造鳍结构，通过例如热氧化工艺和/或化学汽相本文档来自技高网...

【技术保护点】
一种半导体制造的方法，包括：在衬底上方形成介电层；在所述介电层上形成第一伪栅极结构，从而使得所述介电层包括设置在所述第一伪栅极结构下方并且由所述第一伪栅极结构限定的第一栅极介电区域；蚀刻未包括在所述第一栅极介电区域中的部分所述介电层以形成邻近所述第一栅极介电区域的介电回蚀刻区域；在部分所述介电回蚀刻区域上和所述第一伪栅极结构的侧壁上形成第一间隔件元件，其中，所述第一间隔件元件邻接所述第一伪栅极结构，部分所述介电回蚀刻区域包括设置在所述第一间隔件元件下方并且由所述第一间隔件元件限定的第一间隔件介电区域，并且所述第一栅极介电区域的高度大于所述第一间隔件介电区域的高度；在所述衬底中形成第一凹进部分；在所述衬底中的所述第一凹进部分上方选择性地生长应变材料以形成第一应变凹进区域，其中，所述第一应变凹进区域邻近所述第一间隔件介电区域；去除所述第一伪栅极结构和所述第一栅极介电区域以形成第一开口；以及在所述第一开口中形成包括栅电极层和栅极介电层的第一栅极结构。

【技术特征摘要】
2015.07.24 US 14/809,1581.一种半导体制造的方法，包括：在衬底上方形成介电层；在所述介电层上形成第一伪栅极结构，从而使得所述介电层包括设置在所述第一伪栅极结构下方并且由所述第一伪栅极结构限定的第一栅极介电区域；蚀刻未包括在所述第一栅极介电区域中的部分所述介电层以形成邻近所述第一栅极介电区域的介电回蚀刻区域；在部分所述介电回蚀刻区域上和所述第一伪栅极结构的侧壁上形成第一间隔件元件，其中，所述第一间隔件元件邻接所述第一伪栅极结构，部分所述介电回蚀刻区域包括设置在所述第一间隔件元件下方并且由所述第一间隔件元件限定的第一间隔件介电区域，并且所述第一栅极介电区域的高度大于所述第一间隔件介电区域的高度；在所述衬底中形成第一凹进部分；在所述衬底中的所述第一凹进部分上方选择性地生长应变材料以形成第一应变凹进区域，其中，所述第一应变凹进区域邻近所述第一间隔件介电区域；去除所述第一伪栅极结构和所述第一栅极介电区域以形成第一开口；以及在所述第一开口中形成包括栅电极层和栅极介电层的第一栅极结构。2.根据权利要求1所述的方法，还包括：在所述介电层上形成第二伪栅极结构，从而使得所述介电层包括设置在所述第二伪栅极结构下方并且由所述第二伪栅极结构限定的第二栅极介电区域；在部分所述介电回蚀刻区域上和所述第二伪栅极结构的侧壁上形成第二间隔件元件，其中，所述第二间隔件元件邻接所述第二伪栅极结构，部分所述介电回蚀刻区域包括设置在所述第二间隔件元件下方并且由所述第二间隔件元件限定的第二间隔件介电区域，并且所述第二栅极介电区域的
\t高度大于所述第二间隔件介电区域的高度；在所述衬底中形成第二凹进部分；在所述衬底中的所述第二凹进部分上方选择性地生长应变材料以形成第二应变凹进区域，其中，所述第二应变凹进区域邻近所述第二间隔件介电区域；去除所述第二伪栅极结构以形成第二开口；以及在所述第二开口中形成包括所述栅电极层的第二栅极结构；其中，所述第二栅极介电区域用作用于所述第二栅极结构的第二栅极电介质。3.根据权利要求1所述的方法，其中：所述第一栅极介电区域位于所述第一伪栅极结构的第一侧壁和第二侧壁之间。4.根据权利要求2所述的方法，其中：所述第二栅极介电区域位于所述第二伪栅极结构的第三侧壁和第四侧壁之间。5.根据权利要求1所述的方法，其中，所述第一栅极介电区域的高度和所述第一间隔件介电区域的高度之间的高度差在1nm和3nm之间。6.根据权利要求1所述的方法，其中，所述第一间隔件介电区域的高度在0.5nm和3.5nm之间。7.根据权利要求1所述的方法，还包括所述介电回蚀刻区域的表面处...

【专利技术属性】
技术研发人员：梁春昇，张世勋，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71