本公开提供一种具有位在接合垫侧壁上的间隙子的半导体元件及制备方法。该半导体元件具有一接合垫以及一第一间隙子，该接合垫设置在一半导体基底上，该第一间隙子设置在该接合垫的一侧壁上。该半导体元件亦包括一第一钝化层以及一导电凸块，该第一钝化层覆...

本发明公开了一种测试结构及测试方法，测试结构包含第一层、第二层以及第三层。第一层包含第一图案。第三层包含第二图案。第一层，第二层以及第三层彼此重叠。第二层连接于基于电荷的电容(CBCM)测试电路。本发明的测试结构不仅能够检测各种结构的电...

本公开提供一种具有气隙的半导体元件结构及其制备方法。该半导体元件结构包括一第一鳍片结构与一第二鳍片结构，以及一第一字元线，该第一鳍片结构与该第二鳍片结构设置在一半导体基底上，该第一字元线穿过该第一鳍片结构与该第二鳍片结构设置。该半导体元...

本发明公开了一种晶片外驱动器结构，包含多个上拉晶体管、多个下拉晶体管、多个第一类型的第一区域、多个第二类型的第二区域，以及多个电阻元件。第一区域和第二区域交错形成静电保护电路。多个电阻元件中的一个耦接上拉晶体管中的一个或下拉晶体管中的一...

本发明公开了一种半导体装置的制造方法，包含形成前驱结构，前驱结构包含具有穿孔的基板、在穿孔的侧壁上的衬垫、在穿孔中的导体、分别在上表面上和下表面下的第一和第二绝缘层、以及第一和第二重分布层通过第一绝缘层中的第一通孔和第二绝缘层中的第二通...

本发明公开了一种晶圆封装元件，包括基板、第一晶圆、第一导电层、第一接线以及第二接线。基板包括第一上表面以及配置于第一上表面的第一接垫。第一晶圆配置在第一上表面，且第一晶圆包括第二上表面以及配置在第二上表面的第二接垫。第一导电层配置在第二...

本发明公开了一种集成电路装置，包含电容阵列、译码电路以及集成电路。电容阵列包含多个电容单元。译码电路耦接于电容阵列。集成电路耦接于译码电路。译码电路用以导通部分的多个电容单元，并不导通部分的多个电容单元，以调整耦接于集成电路的电容值。本...

本公开提出了一种半导体装置及其制造方法。该半导体装置包括一基底、一第一位元线、一第二位元线、一第一虚设位元线及一第二虚设位元线。该基底包括一中央阵列区域和一边缘阵列区域，该边缘阵列区域围绕该中央阵列区域。该第一位元线设置于该中央阵列区域...

本发明公开了一种驱动器、芯片外驱动电路及其补偿系统和信号补偿方法，芯片外驱动电路包含上拉电路、下拉电路、第一和第二补偿电路。上拉电路响应于输入数据而致能。下拉电路响应于输入数据而致能。第一补偿电路耦接至上拉电路并用以响应于第一判别信号以...

本发明公开了一种半导体装置及其制造方法，半导体装置包含第一垂直晶体管、与第一垂直晶体管相邻的第二垂直晶体管、以及第一垂直晶体管和第二垂直晶体管之间插入的空气隙。第一垂直晶体管包括第一通道区、包裹第一通道区的第一字线以及在第一通道区和第一...

本发明提供一种半导体封装及制造半导体封装的方法，半导体封装包括封装基板、第一晶片、第二晶片、互连构件和多个接合引线。第一晶片设置在封装基板上。第二晶片设置在第一晶片上方。所述互连构件配置为耦合所述第一晶片和所述第二晶片，并且包括第一连接...

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一电容结构、多个钝化层以及一垫结构，该电容结构位在该基底上，该多个钝化层位在该电容结构上，该垫结构位在该多个钝化层中。该垫结构包括一垫下导电层以及一垫上导电层，该...

本发明公开一种半导体装置及其制造方法。该半导体装置包括一第一导电体、一第二导电体和该第一导电体分离设置、多个衬垫分别对应地贴设于该第一导电体的侧表面及该第二导电体的侧表面及一第一绝缘区段设置于该第一导电体和该第二导电体之间。

本公开提供一种具有纳米线接触点的半导体元件及该半导体元件的制备方法。该半导体元件具有一基底，该基底具有多个掺杂区；多个硅化物垫，分别设置在该多个掺杂区上；以及多个导电接触点，分别设置在该多个硅化物垫上。该多个导电接触点包括多个纳米线、一...

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底；一介电结构，设置在该基底上；一位元线下接触点，设置在该介电结构中；一复合去耦结构，设置在该介电结构与该位元线下接触点之间，其中该复合去耦结构包括一气隙以及一介电间...

本申请公开一种半导体装置及其制造方法。该半导体装置包括一栅极结构，其包括内凹设置的一栅极底部绝缘层、一栅极顶部绝缘层设置于该栅极底部绝缘层上、一栅极顶部导电层设置于该栅极顶部绝缘层上以及一栅极填充层设置于该栅极顶部导电层上，以及一电容结...

本公开提供一种具有气隙的半导体元件及其制备方法。该半导体元件包括多个间隔位元线，设置于一基板之上；多个介电柱，设置于该基板之上的所述间隔位元线之间；以及一密封介电层，设置于所述间隔位元线和所述介电柱之上以形成多个气隙于该密封介电层和该基...

本公开提供一种半导体元件及其制造方法。该半导体元件包括一半导体基板、一存储胞、一第一逻辑晶体管以及一第二逻辑晶体管。该半导体基板包括一存储器区和一逻辑区。该逻辑区与该存储器区分离。该存储胞设置在该存储器区。该第一逻辑晶体管设置在该存储器...

本发明公开一种半导体装置及其制造方法。该半导体装置包括一基底、多个导电特征部件设置于该基底的上方、多个连接垫设置于该基底的上方、一覆盖层设置于该基底的上方及多个电容结构设置于该基底的上方。其中两相邻的连接垫的轴线夹角小于180度。的轴线...

本公开提供一种半导体元件及其制备方法。该半导体元件具有一基底、多个电容接触点、多个位元线接触点、多个位元线、多个电容栓塞及多个电容结构。该基底具有多个第一区以及多个第二区；多个电容接触点位于多个第二区上，至少一电容接触点具有一颈部以及一...