具有纳米线接触点的半导体元件及其制备方法技术

本公开提供一种具有纳米线接触点的半导体元件及该半导体元件的制备方法。该半导体元件具有一基底，该基底具有多个掺杂区；多个硅化物垫，分别设置在该多个掺杂区上；以及多个导电接触点，分别设置在该多个硅化物垫上。该多个导电接触点包括多个纳米线、一导电衬垫以及一导体，该导电衬垫设置在该多个纳米线上，该导体设置在该导电衬垫上。

【技术实现步骤摘要】
具有纳米线接触点的半导体元件及其制备方法
本公开主张2019/09/27申请的美国正式申请案第16/585,460号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。本公开涉及一种半导体元件以及该半导体元件的制备方法。特别涉及一种具有包覆层的半导体元件，以及具有该包覆层的该半导体元件的制备方法。
技术介绍
半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且影响到最终电子特性、品质以及良率。因此，仍然持续着在达到改善品质、良率以及可靠度方面的挑战。上文的“现有技术”说明仅是提供
技术介绍
，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
本公开的一实施例提供一种半导体元件，包括：一基底，具有多个掺杂区；多个硅化物垫，分别设置在该多个掺杂区上；以及多个导电接触点，分别本文档来自技高网...

【技术保护点】
1.一种半导体元件，包括：/n一基底，具有多个掺杂区；/n多个硅化物垫，分别设置在该多个掺杂区上；以及/n多个导电接触点，分别设置在该多个硅化物垫上；/n其中该多个导电接触点包括多个纳米线、一导电衬垫以及一导体，该导电衬垫设置在该多个纳米线上，该导体设置在该导电衬垫上。/n

【技术特征摘要】
20190927 US 16/585,4601.一种半导体元件，包括：
一基底，具有多个掺杂区；
多个硅化物垫，分别设置在该多个掺杂区上；以及
多个导电接触点，分别设置在该多个硅化物垫上；
其中该多个导电接触点包括多个纳米线、一导电衬垫以及一导体，该导电衬垫设置在该多个纳米线上，该导体设置在该导电衬垫上。


2.如权利要求1所述的半导体元件，还包括一位元线，设置在该多个导电接触点上，且该位元线为一波浪形带体。


3.如权利要求1所述的半导体元件，还包括多个电容接触点，设置在该基底上，至少一电容接触点具有一颈部以及一头部，该头部位在该颈部上，其中该头部的一上宽度大于该颈部的一上宽度。


4.如权利要求3所述的半导体元件，其中，该头部的该上宽度大于该头部的一下宽度，而该头部具有一弧形侧壁。


5.如权利要求3所述的半导体元件，其中，该颈部的该上宽度大致相同于该头部的一下宽度，而该头部具有一锥形轮廓。


6.如权利要求1所述的半导体元件，还包括一电容结构，设置在其中一导电接触点上。


7.如权利要求3所述的半导体元件，还包括多个着陆垫，分别设置在多个该头部上，至少一着陆垫包括一电容栓塞的一突出部以及一第一间隙子，该第一间隙子位在该突出部上，其中该第一间隙子的一宽度大于该电容栓塞的一宽度。


8.如权利要求7所述的半导体元件，其中，该第一间隙子包含硅化金属，并设置在该突出部的一侧壁上。


9.如权利要求7所述的半导体元件，其中，该第一间隙子包含多晶硅，并设置在该突出部的一侧壁上。


10.如权利要求9所述的半导体元件，还包括一第二间隙子，设置在该第一间隙子上，而该第二间隙子包含硅化金属。


11.一种半导体元件的制备方法，包括：
提供一基底，该基底具有多个掺杂区；
形成多个硅化物垫分别在该多个掺杂区上；以及
形成多个导电接触点分...

【专利技术属性】
技术研发人员：卢立翰，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71