本公开提供一种半导体元件及其制备方法。该半导体元件具有一基底、多个位元线接触点、多个电容接触点、多个着陆垫、多个导电栓塞及多个位元线。该基底具有多个第一区以及多个第二区；多个位元线接触点以及多个电容接触点设置在多个第一区与多个第二区上；...

本发明公开一种半导体装置及其制造方法。一种半导体装置包括一基底、多个插塞设置于该基底的上方、多个气隙相邻设置于该多个插塞以及多个电容结构设置于该基底的上方。及多个电容结构设置于该基底的上方。及多个电容结构设置于该基底的上方。

本发明公开了一种反熔丝结构，包含基板、主动层、电极层以及介电层。主动层位于基板上方，且具有主体以及由主体凸出的凸部。电极层位于主动层上方且部分重叠主动层的凸部。电极层具有镂空区域，且主动层的凸部位于镂空区域中。介电层位于主动层与电极层之...

本发明公开了一种半导体结构及其制造方法，半导体结构包括基板、介电层、导电通孔及着陆焊盘。介电层位于基板上。导电通孔从基板的下表面贯穿到介电层的上表面。着陆焊盘嵌入导电通孔中。此半导体结构可以在着陆焊盘和导电通孔之间提供足够的接触面积。通...

本发明公开了一种具有支撑垫的印刷电路板结构及印刷电路板结构。具有支撑垫的印刷电路板结构包括印刷电路板、半导体芯片、第一连接垫、第二连接垫、导线以及支撑垫。半导体芯片设置于印刷电路板上。第一连接垫设置于半导体芯片上。第二连接垫设置于印刷电...

本发明公开了一种半导体装置，包含半导体基板、多个存储柱状结构以及支撑层。半导体基板具有晶格区以及虚设区，且虚设区围绕晶格区。存储柱状结构位于半导体基板的晶格区上方。支撑层位于半导体基板上方并连接存储柱状结构，且具有位于晶格区上方的多个第...

本发明公开了一种逻辑状态校正装置与逻辑状态校正方法，逻辑状态校正装置包含侦测电路、校正电路以及调整电路。侦测电路用以侦测输入信号的初始逻辑状态，以及响应于初始逻辑状态产生具有第一逻辑状态的第一信号。校正电路用以将具有第一逻辑状态的第一信...

本公开提供一种半导体元件及其制造方法。该半导体元件包括一基板；多个着陆垫，设置在该基板之上，该些着陆垫的至少一者包括一电容插塞的一突出部分与位于该突出部分之上的一第一间隔物，其中该第一间隔物的一宽度大于该电容插塞的一宽度；设置在该基板之...

本公开提供一种具有气隙的半导体元件结构及其制备方法，该半导体元件结构包含一第一导电结构以及一第二导电结构，设置在一半导体基底上。该半导体元件结构亦包括一第一间隙子以及一第二间隙子，该第一间隙子设置在该第一导电结构上，该第二间隙子设置在该...

本发明公开了一种泵装置、泵电路及其操作方法，泵电路包含第一泵核心电路与第二泵核心电路。第二泵核心电路耦接于第一泵核心电路。当输入至泵电路的电源的电压值不低于电压值阈值时，第一泵核心电路运行而第二泵核心电路不运行。当电源的电压值低于电压值...

本发明公开了一种集成电路结构，包括基板、金属垫、第一钝化层、第二钝化层及导电凸块。金属垫位于基板上，金属垫包括探测部及横向连接探测部的接合部。第一钝化层位于金属垫上。第二钝化层位于第一钝化层上且具有开口，接合部位于开口中。导电凸块位于第...

本公开提供一种半导体元件及其制备方法。该半导体元件具有一基底；多个电容接触点，位在该基底上；所述多个电容接触点的至少其一具有一颈部以及一头部，该头部位在该颈部上，其中该头部的一上宽度大于该颈部的一上宽度；多个位元线接触点以及多个位元线，...

本发明公开了一种半导体装置及其操作方法，半导体装置包含第一、第二电路和比较电路。第一电路用以输出第一输出并包含第一晶体管。第二电路用以输出第二输出并包含第二晶体管。比较电路用以比较第一输出和第二输出以产生并输出比较结果。于时间区间内，第...

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底；一低层次位元线，位于该基底上；一高层次位元线底接触点，位于该基底上，并邻近该低层次位元线设置；以及多个第一气隙，邻近该低层次位元线设置。设置。设置。

本公开涉及一种半导体装置及其制造方法。该半导体装置包括一基底、一导电特征部件设置于该基底上、一覆盖层设置于该导电特征部件的顶面及多个电容结构设置于该基底的上方。该导电特征部件包括钨。该覆盖层包括氮化钨。该覆盖层包括氮化钨。该覆盖层包括氮...

本公开提供一种具有气隙的半导体元件及其制备方法，该半导体元件包括一第一位元线与一第二位元线，均设置在一半导体基底上；以及一介电结构，设置在该第一位元线的一侧壁上。该第一位元线位于该第二位元线与该介电结构之间，而该第一位元线与该第二位元线...

本公开涉及一种半导体装置及其制造方法。该半导体装置包括一具有一第一晶格常数的基底、一第一字元线设置于该基底和多个应力区域相邻设置于该第一字元线的侧壁的下部部分。所述多个应力区域具有一第二晶格常数，且该第二晶格常数和该基底的第一晶格常数不...

一种半导体元件及其制备方法，该半导体元件具有一基底，该基底具有一上表面；多个第一位元线接触点以及多个第二位元线接触点，所述多个第一位元线接触点是接触该基底的上表面，所述多个第二位元线接触点是接触该基底的上表面，所述多个第一位元线接触点与...

本公开提供一种半导体装置及其制造方法。该半导体装置包括一基底、多个电容结构、一第一半导体元件和一第二半导体元件。该基底包括一阵列区域和一外围区域，该外围区域环绕该阵列区域。该多个电容结构设置于该阵列区域的上方。该第一半导体元件设置于该外...

本公开提供一种半导体元件及其制备方法。该半导体元件具有一基底，该基底具有一上表面；多个第一位元线接触点，接触该基底的该上表面；多个第一位元线，分别地对应设置在该多个第一位元线接触点上；多个第二位元线接触点，接触该基底的该上表面；多个第二...