【技术实现步骤摘要】
本专利技术一般涉及非易失性存储器件,以及更具体地,涉及多位非易失性存储器件和相关方法、系统和存储卡。
技术介绍
由于在非易失性半导体存储器件断电时,存储在所述器件中的数据不会被擦除,所以对于非易失性半导体存储器件的需求显著增加。闪存器件可以用作非易失性存储器件。在这些器件中,存储单元可以由单个晶体管提供。这样,包括闪存的存储器件可以相对小于其他存储器件。因此,闪存可以用来代替例如用于存储大量数据的磁盘。在授予Itoh的、名称为“NON-VOLATILE SEMICONDUCTOR MEMROY DEVICE FOR STORINGMULTIVALUE DATA AND READOUT/WRITE-IN METHOD THEREFOR(用于存储多值数据的非易失性半导体存储器件及其读出/写入方法)”的第5,751,634号(′634专利)的美国专利中讨论了有关传统非易失性半导体存储器件的细节,其公开在此以引用方式并入,如以其整体方式提供一样。具体地,′634专利讨论了包含用于存储连接到位线的2位数据的存储单元的闪存器件。如此处所述,第一和第二双稳态多谐振荡器电路连接到位线。所述第一双稳态多谐振荡器电路存储从存储单元读出或写入存储单元的2位数据的低位(最低有效位(LSB))。类似地,所述第二双稳态多谐振荡器电路存储从存储单元读出或写入存储单元的2位数据的高位(最高有效位(MSB))。这样,在数据读取操作期间,所述MSB位首先从存储单元中读出,随后LSB位从存储单元中读出。类似地,在数据写入操作期间,所述MSB位首先被写入存储单元,随后LSB位被写入存储单元。 ...
【技术保护点】
一种多位非易失性存储器件,包括: 存储单元阵列,其包括多个存储单元; 页缓冲器,其电连接到所述存储单元阵列,所述页缓冲器包括多个锁存器,所述锁存器被配置成存储写入所述存储单元阵列的所述多个存储单元之一或从所述多个存储单元之一读出的多位数据的第一位;和 缓冲随机存取存储器(RAM),其电连接到所述页缓冲器,所述缓冲RAM被配置成存储写入所述存储单元阵列的所述多个存储单元之一或从所述多个存储单元之一读出的所述多位数据的第二位。
【技术特征摘要】
KR 2006-5-18 44833/06;US 2007-5-11 11/801,7921.一种多位非易失性存储器件,包括存储单元阵列,其包括多个存储单元;页缓冲器,其电连接到所述存储单元阵列,所述页缓冲器包括多个锁存器,所述锁存器被配置成存储写入所述存储单元阵列的所述多个存储单元之一或从所述多个存储单元之一读出的多位数据的第一位;和缓冲随机存取存储器(RAM),其电连接到所述页缓冲器,所述缓冲RAM被配置成存储写入所述存储单元阵列的所述多个存储单元之一或从所述多个存储单元之一读出的所述多位数据的第二位。2.如权利要求1所述的存储器件,其中所述页缓冲器包括多个单锁存器,所述多个单锁存器的每一个被配置成存储2位数据的最低有效位(LSB),和其中所述缓冲RAM被配置成存储所述2位数据的最高有效位(MSB)。3.如权利要求1所述的存储器件,其中所述页缓冲器包括多个单锁存器,其被配置成存储中间编程数据。4.如权利要求3所述的存储器件,其中所述编程数据包括最高有效位(MSB)中间编程数据,其中最终MSB数据被存储在所述缓冲RAM内。5.如权利要求1所述的存储器件,其中所述多位数据包括4位数据;其中所述页缓冲器进一步被配置成存储所述4位数据的第一至第三最低有效位(LSB);和其中所述缓冲RAM进一步被配置成存储所述4位数据的最高有效位(MSB)。6.如权利要求1所述的存储器件,其中所述缓冲RAM包括静态RAM(SRAM)或动态RAM(DRAM)。7.如权利要求1所述的存储器件,其中在所述存储器件和外部设备之间的接口包括NOR接口。8.如权利要求7所述的存储器件,其中所述存储单元阵列包括NAND单元阵列。9.如权利要求1所述的存储器件,其中所述缓冲RAM被配置成将所述多位数据的第二位通过所述页缓冲器而重新加载至所述多个存储单元中的一个中。10.一种系统,包括控制器,其包括缓冲随机存取存储器(RAM);多位非易失性存储器件,其电连接到所述控制器,所述多位非易失性存储器件包括存储单元阵列,其包括多个存储单元;和页缓冲器,其电连接到所述存储单元阵列,所述页缓冲器包括多个锁存器,所述锁存器被配置成响应于写命令而存储写入所述存储单元阵列的所述多个存储单元之一的多位数据的第一位,其中所述缓冲RAM被配置成响应于所述写命令而存储写入所述存储单元阵列的所述多个存储单元之一的所述多位数据的第二位。11.如权利要求10所述的系统,其中所述多个锁存器进一步被配置成存储中间编程数据。12.如权利要求11所述的系统,其中所述多位数据的第二位包括多位数据的最高有效位(MSB),并且其中所述编程数据包括MSB中间编程数据,以及其中最终MSB数据被存储在所述缓冲RAM内。13.如权利要求10所述的系统,其中所述多位数据包括4位数据;其中所述页缓冲器进一步被配置成存储所述4位数据的第一位至第三位;和其中所述缓冲RAM进一步被配置成存储所述4位数据的第四位。14.如权利要求13所述的系统,其中所述4位数据的第一位至第三位是所述4位数据的第一到第三最低有效位(LSB),且其中所述4位数据的第四位是所述4位数据的最高有效位(MSB)。15.如权利要求10所述的系统,其中所述缓冲RAM包括静态RAM(SRAM)或动态RAM(DRAM)。16.如权利要求10所述的系统,其中所述系统进一步包括外部设备,并且在所述存储器件和所述外部设备之间的接口包括NOR接口。17.如权利要求16所述的系统,其中所述存储单元阵列包括NAND单元阵列。18.如权利要求10所述的系统,其中所述缓冲...
【专利技术属性】
技术研发人员:李镐吉,李真烨,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。