封装基板及其制作工艺、半导体元件封装结构及制作工艺制造技术

本发明专利技术公开一种封装基板及半导体元件的封装结构。封装基板包括介电层以及第一导电层。介电层具有上表面以及下表面。第一导电层内埋于介电层中，并位于介电层的上表面与介电层的下表面之间，第一导电层具有一第一表面，第一表面平行于介电层的上表面。第一导电层具有至少一凹穴，凹穴位于第一导电层的部分第一表面处，以使凹穴的侧壁被第一导电层以及介电层限制，第一导电层其余的第一表面完全曝露于介电层的上表面。

Packaging substrate and manufacturing process thereof, semiconductor element packaging structure and manufacturing process

The invention discloses an encapsulation substrate and a packaging structure of a semiconductor element. The packaging substrate includes a dielectric layer and a first conductive layer. The dielectric layer has an upper surface as well as a lower surface. The first conductive layer is buried in the dielectric layer and is located between the upper surface of the dielectric layer and the lower surface of the dielectric layer. The first conductive layer has a first surface, and the first surface is parallel to the upper surface of the dielectric layer. The first conductive layer is provided with at least one recess, part of the first surface recesses in the first conductive layer, the side wall of the recess of the first conductive layer and a dielectric layer, a first conductive layer on the first surface of the rest of the total exposure on the surface of the dielectric layer.

【技术实现步骤摘要】
封装基板及其制作工艺、半导体元件封装结构及制作工艺本申请是申请日为2012年10月19日且专利技术名称为“封装基板及其制作工艺、半导体元件封装结构及制作工艺”的中国专利技术专利申请201210401532.7的分案申请。
本专利技术涉及一种封装结构及制作工艺，且特别是涉及一种封装基板、封装基板制作工艺、半导体元件的封装结构及其制作工艺。
技术介绍
随着电子产品的普遍应用于日常生活中，半导体元件需求量与日遽增。由于半导体元件走向轻薄化的设计，当半导体元件尺寸缩小时，I/O脚数不减反增，使得线路间距与线路宽度缩小化，并朝微小间距(finepitch)的设计发展，例如50μm间距，甚至35μm以下间距。然而，在半导体元件倒装组装于封装基板的过程中，常会因焊锡高温回焊，而使两相邻的导电凸块间发生桥接(bridging)短路的现象。此外，焊锡因无防焊层覆盖在线路层上，以限制其流动，使得焊锡高温回焊时，容易沿着线路层向外扩散(overspreading)，造成倒装后的半导体元件与封装基板间的高度减少，且因高度减少而难以将底胶层填入于半导体元件与封装基板之间，造成封装的可靠度下降等问题。
技术实现思路
本专利技术的目的在于提供一种封装基板、封装基板制作工艺、半导体元件的封装结构及其制作工艺，可在符合微小间距的设计下，提高半导体元件的封装可靠度。为达上述目的，根据本专利技术的一方面，提出一种封装基板，包括一介电层、一第一导电层以及一第二导电层。介电层具有一上表面以及一下表面。第一导电层内埋于介电层中，并显露一第一表面于上表面。第一表面切齐上表面或内凹于上表面。第二导电层内埋于介电层中与第一导电层接触，并显露一第二表面于下表面。第二表面切齐于下表面或内凹于下表面。根据本专利技术的另一方面，提出一种封装基板制作工艺，包括下列步骤。提供一导电基板。形成一第一光致抗蚀剂层于导电基板上，第一光致抗蚀剂层经图案化而形成多个第一开口，以显露出部分导电基板。形成一第一导电层于此些第一开口中。形成一第二光致抗蚀剂层于第一光致抗蚀剂层以及第一导电层上，第二光致抗蚀剂层经图案化而形成多个第二开口，以显露出部分第一导电层。形成一第二导电层于此些第二开口中，并与第一导电层接触。移除第一及第二光致抗蚀剂层。形成一介电层于导电基板上，介电层覆盖第一导电层、第二导电层以及部分导电基板。移除部分介电层，以显露出第二导电层的一表面于介电层的下表面，第二导电层的表面切齐于介电层的下表面。形成一第三光致抗蚀剂层于导电基板以及介电层上，第三光致抗蚀剂层经图案化而形成一第三开口，以显露出部分导电基板。移除部分导电基板，以形成一第四开口，并显露第一导电层的一表面与介电层的上表面于第四开口中，第一导电层的表面切齐于介电层的上表面。移除第三光致抗蚀剂层。形成一第四光致抗蚀剂层于导电基板、介电层、第一导电层以及第二导电层上，第四光致抗蚀剂层经图案化而形成一第五开口，以显露出第一导电层的部分表面。形成一接合垫于第五开口中。移除第四光致抗蚀剂层。此外，还可形成一焊接层于第二导电层上，焊接层覆盖第二导电层的表面。根据本专利技术的另一方面，提出一种半导体元件的封装结构，包括一封装基板、一半导体元件、一底胶层以及一封胶层。封装基板包括一介电层、一第一导电层以及一第二导电层。介电层具有一上表面以及一下表面。第一导电层内埋于介电层中，并显露一第一表面于上表面。第一表面切齐上表面或内凹于上表面。第二导电层内埋于介电层中与第一导电层接触，并显露一第二表面于下表面。第二表面切齐于下表面或内凹于下表面。半导体元件配置于封装基板上，半导体元件具有一导电凸块。导电凸块支撑于半导体元件与封装基板之间。根据本专利技术的另一方面，提出一种半导体元件的封装制作工艺，包括下列步骤。提供一导电基板。形成一第一光致抗蚀剂层于导电基板上，第一光致抗蚀剂层经图案化而形成多个第一开口，以显露出部分导电基板。形成一第一导电层于此些第一开口中。形成一第二光致抗蚀剂层于第一光致抗蚀剂层以及第一导电层上，第二光致抗蚀剂层经图案化而形成多个第二开口，以显露出部分第一导电层。形成一第二导电层于此些第二开口中，并与第一导电层接触。移除第一及第二光致抗蚀剂层。形成一介电层于导电基板上，介电层覆盖第一导电层、第二导电层以及部分导电基板。移除部分介电层，以显露出第二导电层的一表面于介电层的下表面，第二导电层的表面切齐于介电层的下表面。形成一第三光致抗蚀剂层于导电基板、介电层、第一导电层以及第二导电层上，第三光致抗蚀剂层经图案化而形成一第三开口，以显露出部分导电基板。移除部分导电基板，以形成一第四开口，并显露第一导电层的一表面与介电层的上表面于第四开口中。第一导电层的表面切齐于介电层的上表面。移除第三光致抗蚀剂层。形成一第四光致抗蚀剂层于导电基板、介电层、第一导电层以及第二导电层上，第四光致抗蚀剂层经图案化而形成一第五开口，以显露出第一导电层的部分表面。形成一接合垫于第五开口中。移除第四光致抗蚀剂层。形成一焊接层于第二导电层上，焊接层覆盖第二导电层的表面，以形成由介电层、第一导电层、第二导电层以及接合垫所组成的一封装基板。配置一半导体元件于封装基板上，半导体元件具有一导电凸块，导电凸块连接接合垫，且导电凸块支撑于半导体元件与封装基板之间。为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图，作详细说明如下：附图说明图1A及图1B分别绘示依照本专利技术一实施例的封装基板的示意图及沿着I-I线的剖面示意图；图2A及图2B分别绘示依照本专利技术一实施例的封装基板的示意图及沿着I-I线的剖面示意图；图3A及图3B分别绘示依照本专利技术一实施例的封装基板的示意图及沿着I-I线的剖面示意图；图4A～图4C分别绘示依照本专利技术一实施例的半导体元件的封装结构的示意图；图5A～图5S绘示依照本专利技术一实施例的封装基板制作工艺的示意图；图5T～图5Y绘示依照本专利技术一实施例的半导体元件的封装制作工艺的示意图；图6A及图6B绘示一实施例的封装基板的俯视图及沿着A-A线剖面示意图；图7A及图7B绘示另一实施例的封装基板的俯视图及沿着B-B线剖面示意图；图8A及图8B绘示于环状补强结构53上形成定位孔的流程图。主要元件符号说明50：导电基板51：第四开口52：第一光致抗蚀剂层53：环状补强结构54：第一开口55：外侧部56：第二光致抗蚀剂层57：定位孔58：第二开口60：第三光致抗蚀剂层62：第三开口64：第四光致抗蚀剂层66：第五开口100、200：封装基板101：半导体元件的封装结构110、210：介电层111、121：侧壁112：上表面113：凹穴114：下表面120：第一导电层122：第一表面123：凹穴130：第二导电层132：第二表面140：接合垫150：焊接层160：半导体元件162：导电凸块170：底胶层180：封胶层190：焊球202：环状补强结构203：肋条204：封装单元205：开口206：元件区块207：较大开口具体实施方式本实施例的封装基板、封装基板制作工艺、半导体元件的封装结构及其制作工艺，可应用在高I/O脚数的封装结构中，且无须在防焊层覆盖封装基板的表面来防止焊锡桥接短路的情况下，导线之间仍能维持在微小间距(Finepitch)的精度下。较佳地，焊锡本文档来自技高网...

【技术保护点】
一种封装基板，包括：介电层，具有上表面以及下表面；以及第一导电层，内埋于该介电层中，并位于该介电层的上表面与该介电层的下表面之间，该第一导电层具有一第一表面，该第一表面平行于该介电层的上表面；其中，该第一导电层具有至少一凹穴，该凹穴位于该第一导电层的部分该第一表面处，以使该凹穴的侧壁被该第一导电层以及该介电层限制，该第一导电层其余的该第一表面完全曝露于该介电层的该上表面。

【技术特征摘要】
2011.10.20 US 61/549,2581.一种封装基板，包括：介电层，具有上表面以及下表面；以及第一导电层，内埋于该介电层中，并位于该介电层的上表面与该介电层的下表面之间，该第一导电层具有一第一表面，该第一表面平行于该介电层的上表面；其中，该第一导电层具有至少一凹穴，该凹穴位于该第一导电层的部分该第一表面处，以使该凹穴的侧壁被该第一导电层以及该介电层限制，该第一导电层其余的该第一表面完全曝露于该介电层的该上表面。2.如权利要求1所述的封装基板，还包括一接合垫，设置于该第一导电层的该凹穴中并内埋于该第一导电层中，其中，该接合垫的周围被该凹穴的侧壁限制。3.如权利要求1所述的封装基板，其中该第一导电层的该第一表面切齐该介电层的上表面或内凹于该介电层的上表面。4.如权利要求1所述的封装基板，还包括多个导电层，内埋于该介电层中，并位于该介电层的上表面与该介电层的下表面之间，其中该多个导电层包括该第一导电层并以自上而下的堆叠方式形成一连接结构，以连接该介电层的上表面至该介电层的下表面。5.如权利要求1所述的封装基板，还包括一环形补强结构，连接于该介电层的周围，该环形补强结构具有至少一开口，以曝露该介电层的上表面以及该第一导电层的第一表面。6.如权利要求2所述的封装基板，其中该接合垫为可回焊的焊接材料。7.如权利要求6所述的封装基板，其中该可回焊的焊接材料在高温下融化，以使该接合垫限制于该凹穴内。8.一种封装基板，包括：介电层，具有上表面以及下表面；第一导电层，内埋于该介电层中，并位于该介电层的上表面与该介电层的下表面之间，该第一导电层具有一第一表面，该第一表面平行于该介电层的上表面，其中，该第一导电层的该第一表面完全曝露于该介电层的上表面并内凹于该介电层的上表面；以及至少一接合垫，设置于该第一导电层的部分该第一表面上，该接合垫被位于该介电层的上表面的一凹穴的侧壁限制。9.如权利要求8所述的封装基板，还包括多个导电层，内埋于该介电层中，并位于该介电层的上表面与该介电层的下表面之间，其中该多个导电层包括该第一导电层并以自上而下的堆叠方式形成一连接结构，以连接该介电层的上表面至该介电层的下表面。10.如权利要求8所述的封装基板，还包括一环形补强结构，连接于该介电层的周围，该环形补强结构具有至少一开口，以曝露该介电层的上表面以及该第一导电层的第一表面。11.如权利要求8所述的封装基板，其中该接合垫为可回焊的焊接材料。12.如权利要求11所述的封装基板，其中该可回焊的焊接材料在高温下融化，以使该接合垫限制于该凹穴内。13.一种半导体元件的封装结构，包括：介电层，具有上表面以及下表面；第一导电层，内埋于该介电层中，并位于该介电层的上表面与该介电层的下表面之间，该第一导电层具有一第一表面，该第一表面平行于该介电层的上表面，其中，该第一导电层具有至少一凹穴，该凹穴位于该第一导...

【专利技术属性】
技术研发人员：林少雄，周辉星，
申请(专利权)人：先进封装技术私人有限公司，
类型：发明
国别省市：新加坡,SG