芯片测试装置制造方法及图纸

本实用新型专利技术提供一种芯片测试装置，用以测试一集成电路芯片，其中所述集成电路芯片具有多个管脚，所述芯片测试装置包括：一夹持件、一测试电路板、一承载件、多个实心的测试探针及多个缓冲组件。所述夹持件用以夹持集成电路芯片。所述承载件设置于夹持件与测试电路板之间。所述多个测试探针穿过承载件并分别具有一前端及一尾端，其中所述测试探针的所述前端分别接触所述管脚，且所述测试探针的所述尾端电性连接所述测试电路板。所述多个缓冲组件设置于夹持件与承载件之间，且当所述测试探针的所述前端分别接触所述管脚时，所述缓冲组件抵接夹持件与承载件。

【技术实现步骤摘要】

本技术涉及一种芯片测试装置，尤其涉及一种具有缓冲组件的芯片测试装置。
技术介绍
半导体产业的集成电路芯片通常需要经过芯片测试的程序，此测试程序乃是对产品的电性等功能进行测试，来验证其功能上的完整性与可靠性。在传统的芯片测试装置中，大多是采用内部设有弹簧的测试探针(pogopin)来对集成电路芯片作测试，当测试探针两端分别与芯片及测试板接触时，内部的弹簧可作为缓冲而被压缩以确保测试探针与芯片电性连接。然而，传统的测试探针通常需经过电镀处理(例如镀锡、镀金)，对于尺寸甚小(例如1mm或以下)的测试探针进行电镀制程将是一大挑战。此外，随着测试探针的使用次数以及老化程度，可能会产生氧化、锡渣沾黏的情况，因此必须对其进行清洁作业，惟清洁测试探针的过程将可能造成测试探针表面产生镀层脱落的问题，进而使得测试探针的使用寿命缩短。有鉴于此，如何能提高测试探针的使用寿命，始成为一重要的课题。
技术实现思路
为了解决上述问题，本技术提供一种芯片测试装置，用以测试一集成电路芯片，其中所述集成电路芯片具有多个管脚，所述芯片测试装置包括：一夹持件、一测试电路板、一承载件、多个实心的测试探针及多个缓冲组件。所述夹持件用以夹持集成电路芯片。所述承载件设置于夹持件与测试电路板之间。所述多个测试探针穿过承载件并分别具有一前端及一尾端，其中所述测试探针的所述前端分别接触所述管脚，且所述测试探针的所述尾端电性连接所述测试电路板。所述多个缓冲组件设置于夹持件与承载件之间，且当所述测试探针的所述前端分别接触所述管脚时，所述缓冲组件抵接夹持件与承载件。附图说明图1是表示本技术一实施例的芯片测试装置与集成电路芯片的示意图；图2是表示根据图1中的芯片测试装置对集成电路芯片进行测试的示意图；图3是表示本技术另一实施例的芯片测试装置与集成电路芯片的示意图；图4是表示根据图3中的芯片测试装置对集成电路芯片进行测试的示意图；以及图5是表示本技术的一实施例的芯片测试的方法的流程示意图。附图标记：1、1’：芯片测试装置；2：集成电路芯片；10、10’：夹持件；20、20’：承载件；25：穿孔；30：测试电路板；40：测试探针；41：前端；42：尾端；50：缓冲组件；21、11’：第一侧；22、12’：第二侧。具体实施方式有关本技术的装置适用的其它范围将于接下来所提供的详述中清楚易见。必须了解的是，下列的详述以及具体的实施例，当提出有关芯片测试装置的示范实施例时，仅作为描述的目的以及并非用以限制本技术的范围。除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇揭露所属的一般技术人员所通常理解的相同涵义。能理解的是这些用语，例如在通常使用的字典中定义的用语，应被解读成具有一与相关技术及本揭露的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在此特别定义。请参阅图1，图1是表示本技术一实施例的芯片测试装置1与集成电路芯片2的示意图，如图所示，所述芯片测试装置1主要包括一夹持件10、一承载件20、一测试电路板30及多个测试探针40，其中集成电路芯片2例如为一球栅数组封装(ballgridarray，BGA)芯片，其具有多个管脚201。于本实施例中，所述管脚201为球形管脚(如：焊球)，所述夹持件10则用于将待测试的集成电路芯片2夹持住或吸附住。如图1所示，所述承载件20设置于测试电路板30上，测试探针40则安装于承载件20中。具体而言，本实施例的承载件20形成有多个穿孔25，所述测试探针40分别设置于穿孔25内并穿过承载件20，其中每一个测试探针40的前端41及尾端42是分别凸出于承载件20的上、下两侧，且测试探针40的前端41在进行测试时与集成电路芯片2电性连接，测试探针40的尾端42与测试电路板30电性连接。此外，在承载件20的第一侧21及第二侧22分别埋设有缓冲组件50，其中缓冲组件50是凸出于承载件20，且其在一垂直方向上相较于测试探针40更靠近承载件20。于一实施例中，所述缓冲组件50还可不埋设在承载件20内，而直接设置在承载件20的上表面。于一实施例中，所述缓冲组件50可为一弹簧或一橡胶垫。此外，上述所提及的“前端”、“尾端”、“上侧”、“下侧”仅用以说明本技术的实施方式，非用以限定本技术。接着，请一并参阅图1和图2，其中图2是表示芯片测试装置1对集成电路芯片2进行测试的示意图。当夹持件10夹持/吸附着集成电路芯片2并朝向承载件20与测试电路板30移动时，所述集成电路芯片2的每一个管脚201会对应地接触所述测试探针40的前端41，借此以达成测试所述集成电路芯片2的目的。于此情况下，在承载件20两侧的缓冲组件50会与夹持件10抵接并提供缓冲功能，如此一来当夹持件10与集成电路芯片2朝向承载件20移动时，能够确保所有的管脚201与其所对应的测试探针40电性接触，此外还可使得集成电路芯片2的管脚201并不会与测试探针40产生过压的情况，以避免损坏集成电路芯片2或测试探针40。值得注意的是，于本实施例中的测试探针40是为实心结构，且为单一均质的材料所制成(例如单一合金)而无任何镀层结构，相较于以针轴、弹簧、针管且需要镀层结构所构成的传统测试探针(pogopin)来说，本实施例中的测试探针40的制作程序相对地简单且耐用，尤其因为测试探针40不具有镀层结构，故在清洁测试探针40时亦不会有镀层剥落的问题，得以延长测试探针40的使用寿命。再且，由于本实施例中的测试探针40具有均一的材质，不需预留空间放置弹簧，因此相较传统的测试探针而言可使得间距(pitch)变得更小，以适应现今随着半导体组件趋向于微小化与高积集度的发展趋势。此外，本技术因为配置了缓冲组件50，因此即使使用实心结构、无弹簧的测试探针，仍不会造成集成电路芯片过压的情况。再请一并参阅图3和图4，其中图3是表示本技术另一实施例的芯片测试装置1’与集成电路芯片2的示意图，图4则表示芯片测试装置1’对集成电路芯片2进行测试的示意图。如图3和图4所示，本实施例的芯片测试装置1’与所述芯片测试装置1的主要差别在于缓冲组件50的设置位置不同。由图3中可以看出，多个缓冲组件50是埋设于夹持件10’的第一侧11’及第二侧12’，且缓冲组件50在一垂直方向上相较于集成电路芯片2的管脚201更靠近承载件20’。当所述夹持件10’夹持/吸附着集成电路芯片2朝承载件20’移动时，集成电路芯片2的管脚201会对应地本文档来自技高网...

【技术保护点】
一种芯片测试装置，用以测试一集成电路芯片，其特征在于，该集成电路芯片具有多个管脚，该芯片测试装置包括：一夹持件，用以夹持该集成电路芯片；一测试电路板；一承载件，设置于该夹持件与该测试电路板之间；多个实心的测试探针，穿过该承载件并分别具有一前端及一尾端，其中在进行测试时，所述测试探针的所述前端分别接触所述管脚，且所述测试探针的所述尾端电性连接该测试电路板；以及多个缓冲组件，设置于该夹持件与该承载件之间，且当所述测试探针的所述前端分别接触所述管脚时，所述缓冲组件抵接该夹持件与该承载件。

【技术特征摘要】
2015.11.19 TW 1042185581.一种芯片测试装置，用以测试一集成电路芯片，其特征在于，该集成电路芯片具有多
个管脚，该芯片测试装置包括：
一夹持件，用以夹持该集成电路芯片；
一测试电路板；
一承载件，设置于该夹持件与该测试电路板之间；
多个实心的测试探针，穿过该承载件并分别具有一前端及一尾端，其中在进行测试时，
所述测试探针的所述前端分别接触所述管脚，且所述测试探针的所述尾端电性连接该测试
电路板；以及
多个缓冲组件，设置于该夹持件与该承载件之间，且当所述测试探针的所述前端分别
接触所述管脚时，所述缓冲组件抵接该夹持件与该承载件。
2.根据权利要求1所述的芯片测试装置，其特征在于，所述测试探针为均一材质且无镀
层结构。

【专利技术属性】
技术研发人员：沈琦崧，余玉龙，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：新型
国别省市：上海;31