一种芯片测试板及芯片测试的方法技术

本发明专利技术实施例公开了一种芯片测试板，用于避免对待测试芯片结构的破坏并降低成本。本发明专利技术实施例的芯片测试板包括：基板和位于基板内部的传输线；基板顶面设置有第一连接点，第一连接点用于连接待测试芯片，基板底面设置有第二连接点，第二连接点用于连接测试顶针，传输线与第一连接点和第二连接点分别连接，传输线在基板中弯折；其中传输线通过第二连接点从测试顶针接收测试所需的激励，以及通过第一连接点向待测试芯片传输激励，或者传输线通过第一连接点从待测试芯片接收目标输出结果，以及通过第二连接点向测试顶针传输目标输出结果，该目标输出结果是根据待测试芯片接收的激励得到。本发明专利技术实施例还提供一种芯片测试系统和芯片测试的方法。

【技术实现步骤摘要】

本专利技术涉及芯片测试领域，尤其涉及一种芯片测试板及芯片测试的方法。
技术介绍
芯片指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。随着消费类电子产品中芯片体积越来越小，成本压力越来越高，晶圆级芯片封装(WLCSP，WaferleverChipScalePackaging)将越来越多的应用到芯片产品中。芯片复杂度高，为了保证出厂的芯片可靠性，需要在出厂前进行测试以确保功能完整性等，而芯片作为一个大规模生产的东西，大规模自动化测试是较佳的解决办法。固态技术协会标准组织(JEDEC)的测试标准中，都是使用假片和菊花链(daisy-chain)技术来完成板级可靠性测试。该技术只能做到对焊锡球(也叫焊点)的测试，本质上就是对电阻的测试，即将芯片(假片)所有的焊锡球和印制电路板(PCB，Printedcircuitboard)的焊盘连接起来测试电阻，当电阻发生变化时，超过一定阈值，即认为该芯片在测试中被损坏。该方案只能做到对焊锡球的测试，对于晶圆级芯片封装的芯片，在测试过程中，晶圆级芯片封装的芯片的内部电路可能先于焊锡球损坏，这种情况下，现有的JEDEC测试方案不能检测出是否芯片内部电路已经损坏。ATE(AutoTestEquipment，自动测试设备)技术是针对芯片进行快速测试的技术，但是现有的ATE测试技术复杂且成本较高。
技术实现思路
本专利技术实施例提供了一种芯片测试板，避免对待测试芯片结构的破坏并降低成本。本专利技术实施例的第一方面提供一种芯片测试板，包括：基板和传输线，该传输线位于基板内部；在所述基板的顶面设置有用于连接待测试芯片的第一连接点，在所述基板的底面设置有用于连接测试顶针的第二连接点，所述第一连接点与所述第二连接点之间通过所述传输线连接，且所述传输线在所述基板中弯折；其中所述传输线从所述测试顶针接收测试所需的激励，所述激励通过所述第二连接点接收，并通过所述第一连接点向所述待测试芯片传输所述激励；或者，所述传输线从所述待测试芯片接收目标输出结果，所述目标输出结果通过所述第一连接点接收，以及通过所述第二连接点向所述测试顶针传输所述目标输出结果，所述目标输出结果是根据所述待测试芯片接收的所述激励得到。可以看出，该芯片测试板的传输线在所述基板中弯折，避免了测试顶针对待测试芯片结构的破坏。可选地，第一方面中提到的任一连接点是焊锡球。可选地，所述基板是PCB。可选地，所述芯片测试板中的所述传输线有多个，与所述多个传输线对应的所述第一连接点、所述第二连接点和所述测试顶针也有多个。用于传输所述激励的测试顶针和用于传输所述目标输出结果的测试顶针是多个测试顶针中不同的测试顶针。结合本专利技术实施例的第一方面，在本专利技术实施例第一方面的第一种实现方式中，所述传输线包括：由所述弯折所导致的依次连接的第一导电柱、导电转换层和第二导电柱，所述第一导电柱与所述第二导电柱不在同一直线上；所述第一导电柱在所述导电转换层上方，所述第二导电柱在所述导电转换层下方；所述第一导电柱贯穿所述基板的至少一个第一层，所述第二导电柱贯穿所述基板的至少一个第二层，所述至少一个第一层位于所述导电转换层上方，所述至少一个第二层位于所述导电转换层下方。可以看出，该芯片测试板的传输线包括不在同一直线上的第一导电柱和第二导电柱及导电转换层，该结构设计避免了测试顶针的应力直接传递到待测试芯片上，避免了测试顶针对待测试芯片结构的破坏。结合本专利技术实施例的第一方面至第一方面的第一种实现方式中的任一实现方式，在本专利技术实施例第一方面的第二种实现方式中，所述第一导电柱和所述第二导电柱中至少一个与所述导电转换层大致呈90度弯折。可以看出，该弯折设计避免了测试顶针的应力直接传递到待测试芯片上，避免了测试顶针对待测试芯片结构的破坏。本专利技术实施例的第二方面提供一种测试装置，包括第一方面至第一方面的第二种实现方式中任一项所述的芯片测试板和所述待测试芯片，所述芯片测试板用于承载所述待测试芯片。可以看出，实现了对芯片测试板和待测试芯片同时检测，不用单独拆下芯片进行检测，简化了检测步骤，避免对待测试芯片的二次破坏。本专利技术实施例的第三方面提供一种芯片测试系统，所述芯片测试系统包括：如第二方面所述的测试装置和芯片测试平台；所述芯片测试平台包括芯片测试套件和芯片测试机台；所述芯片测试套件包括芯片测试套件底座和芯片测试套件上盖；所述芯片测试套件上盖用于将所述测试装置固定在所述芯片测试套件底座；所述芯片测试套件底座的顶面设置有测试顶针，所述测试顶针顶到所述第二连接点；其中所述芯片测试机台用于产生所述激励或接收所述目标输出结果，所述测试顶针用于将所述激励从所述芯片测试机台传输至所述待测试芯片或者将所述目标输出结果从所述待测试芯片传输至所述芯片测试机台，该传输过程经由所述传输线传输。可以看出，该芯片测试系统通过改进后的所述测试装置，在保护待测试芯片的基础上对待测试芯片进行检测。结合本专利技术实施例的第三方面，在本专利技术实施例第三方面的第一种实现方式中，所述芯片测试套件底座是可拆卸于所述芯片测试机台的。可以看出，该芯片测试系统通过改进后的所述测试装置，在保护待测试芯片的基础上对待测试芯片进行检测。结合本专利技术实施例的第三方面至第三方面的第一种实现方式中的任一实现方式，在本专利技术实施例第三方面的第二种实现方式中，所述芯片测试机台用于对所述芯片测试板进行周期性测试，并根据每个周期内产生的所述激励和接收的所述目标输出结果确定所述待测试芯片是否失效。可以看出，该芯片测试系统通过改进后的所述测试装置，在保护待测试芯片的基础上对待测试芯片进行检测。结合本专利技术实施例第三方面的第二种实现方式，在本专利技术实施例第三方面的第三种实现方式中，所述芯片测试机台包括：处理器，用于将所述目标输出结果与预置输出结果进行对比；当所述目标输出结果未达到预置输出结果时，所述处理器确定所述待测试芯片失效。可以看出，该芯片测试系统通过改进后的所述测试装置，在保护待测试芯片的基础上对待测试芯片进行检测。结合本专利技术实施例的第三方面的第二种实现方式或第三种实现方式，在本专利技术实施例第三方面的第四种实现方式中，所述芯片测试机台用于通过模拟自动测试设备ATE来执行所述的周期性测试。可以看出，该芯片测试系统通过改进后的所述测试装置，在保护待测试芯片的基础上对待测试芯片进行检测。本专利技术实施例的第四方面提供一种芯片测试方法，用于对如第二方面所述的测试装置执行测试，其特征在于，包括：通过顶到所述第二连接点的测试顶针向所述待测试芯片施加所述激励或从所述待测试芯片接收所述目标输出结果以对所述芯片测试板进行周期性测试，并根据每个周期内产生的所述激励和接收的所述目标输出结果确定所述待测试芯片是否失效。可以看出，细化了所述芯片测试平台对所述芯片测试板的检测过程，向量扫描测试能够全面检测芯片是否受损。从以上技术方案可以看出，本专利技术实施例具有以下优点：本专利技术实施例中，芯片测试板包括：基板和位于基板内部的传输线。由于所述传输线在所述基板中弯折，在执行所述芯片测试时，来自测试顶针的应力不会被直接施加到芯片上，避免了对待测试芯片结构的破坏，并且该方案实现简单，可降低成本。附图说明图1为菊花链测试的物理连接结构示意图；图2为菊花链测试的通电回路示意图；图3为本专利技术实施例中的本文档来自技高网...

【技术保护点】
一种芯片测试板，其特征在于，包括：基板和位于基板内部的传输线；所述基板顶面设置有第一连接点，所述第一连接点用于连接待测试芯片，所述基板底面设置有第二连接点，所述第二连接点用于连接测试顶针，所述传输线与所述第一连接点和所述第二连接点分别连接，所述传输线在所述基板中弯折；其中所述传输线通过所述第二连接点从所述测试顶针接收测试所需的激励，以及通过所述第一连接点向所述待测试芯片传输所述激励，或者所述传输线通过所述第一连接点从所述待测试芯片接收目标输出结果，以及通过所述第二连接点向所述测试顶针传输所述目标输出结果，该目标输出结果是根据所述待测试芯片接收的所述激励得到。

【技术特征摘要】
1.一种芯片测试板，其特征在于，包括：基板和位于基板内部的传输线；所述基板顶面设置有第一连接点，所述第一连接点用于连接待测试芯片，所述基板底面设置有第二连接点，所述第二连接点用于连接测试顶针，所述传输线与所述第一连接点和所述第二连接点分别连接，所述传输线在所述基板中弯折；其中所述传输线通过所述第二连接点从所述测试顶针接收测试所需的激励，以及通过所述第一连接点向所述待测试芯片传输所述激励，或者所述传输线通过所述第一连接点从所述待测试芯片接收目标输出结果，以及通过所述第二连接点向所述测试顶针传输所述目标输出结果，该目标输出结果是根据所述待测试芯片接收的所述激励得到。2.根据权利要求1所述的芯片测试板，其特征在于，所述传输线包括：由所述弯折所导致的依次连接的第一导电柱、导电转换层和第二导电柱，所述第一导电柱和所述第二导电柱不位于同一直线上；所述第一导电柱贯穿所述基板的至少一个第一层，所述第二导电柱贯穿所述基板的至少一个第二层，所述至少一个第一层与至少一个第二层不同，所述导电转换层位于所述至少一个第一层与至少一个第二层之间。3.根据权利要求1或2所述的芯片测试板，其特征在于，所述第一导电柱和所述第二导电柱的至少一个与所述导电转换层大致呈90度弯折。4.一种测试装置，其特征在于，包括如权利要求1至3中任一项所述的芯片测试板和所述待测试芯片，所述芯片测试板用于承载所述待测试芯片。5.一种芯片测试系统，其特征在于，包括：芯片测试平台和如权利要求4所述的测试装置；所述芯片测试平台包括芯片测试套件和芯片测试机...

【专利技术属性】
技术研发人员：刘浩东，时小山，刘宗文，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44