芯片测试系统及测试方法技术方案

一种芯片测试系统及测试方法，所述芯片内部设置有控制器、Flash存储器、SRAM以及BIST电路，所述测试方法包括：所述控制器从所述Flash存储器中读取适于对所述SRAM进行测试的配置信息，所述配置信息由测试机写入的，所述测试机与所述芯片耦接；所述控制器将所述配置信息写入至与所述BIST电路对应的专用寄存器中；所述控制器向所述专用寄存器写入测试触发信息，所述BIST电路在读取到所述测试触发信息时，自动对所述SRAM进行测试；所述控制器接收所述BIST电路发送的测试结果，对所述测试结果进行运算处理，并将所述运算处理对应的运算结果发送至所述测试机。采用上述方案，可以提高芯片测试的效率。

【技术实现步骤摘要】

本专利技术涉及芯片设计领域，尤其涉及一种芯片测试系统及测试方法。
技术介绍
目前，在芯片设计时，通常采用自建内测试(Built-InSelfTest，BIST)电路，对嵌入式静态随机存取存储器(StaticRadomAccessMemory，SRAM)进行测试。现有的采用BIST电路对SRAM进行测试的主要测试流程如下：在进行测试时，BIST电路自动生成测试向量和SRAM的控制信号、地址信号、数据信号、指令信号等测试参数，并发送至SRAM以对SRAM进行测试；接收SRAM的响应数据并与预期结果进行比较，从而实现对嵌入式SRAM的故障检测。然而，现有的BIST方法对嵌入式SRAM等待测试单元进行测试时，整个测试流程均依赖于BIST电路自身来实现，存在测试效率较低的问题。
技术实现思路
本专利技术解决的技术问题是如何提高芯片的测试效率。为解决上述技术问题，本专利技术实施例提供一种芯片测试方法，所述芯片内部设置有控制器、Flash存储器、SRAM以及BIST电路，所述测试方法包括：所述控制器从所述Flash存储器中读取适于对所述SRAM进行测试的配置信息，所述配置信息由测试机写入，所述测试机与所述芯片耦接；所述控制器将所述配置信息写入至与所述BIST电路对应的专用寄存器中；所述控制器向所述专用寄存器写入测试触发信息，所述BIST电路在读取到所述测试触发信息时，自动对所述SRAM进行测试；所述控制器接收所述BIST电路发送的测试结果，对所述测试结果进行运算处理，并将所述运算处理对应的运算结果发送至所述测试机。可选的，所述运算处理为与运算处理，或，或运算处理。可选的，所述控制器在向所述专用寄存器写入所述测试触发信息之前，还包括：所述控制器生成第一时钟信号并发送至所述BIST电路，使得所述BIST电路根据所述第一时钟信号生成第二时钟信号，并根据所述第二时钟信号的频率对所述SRAM进行测试。可选的，所述配置信息包括：写入至每一个SRAM的所有存储单元的数据、每一个SRAM的所有存储单元的地址、读/写操作指令、每一个SRAM对应的时钟信号以及对每一个SRAM测试时的测试时间信息。可选的，所述芯片内部还设置有非SRAM的待测试单元，所述测试方法还包括：所述控制器从所述Flash存储器中读取适于对所述待测试单元进行测试的配置信息，所述对所述待测试单元进行测试的配置信息由所述测试机写入；所述控制器根据所述对所述待测试单元进行测试的配置信息，对所述待测试单元进行测试；所述控制器将所述待测试单元的测试结果发送至所述测试机。可选的，所述非SRAM的待测试单元包括以下至少一种：乘法器、除法器、模数转换器、PWM生成装置、定时器、计数器、晶振单元、低电压检测单元、低压差线性稳压单元以及参考电压生成单元。本专利技术实施例还提供了一种芯片测试系统，所述芯片内部设置有控制器、Flash存储器、SRAM以及BIST电路，包括：与所述芯片耦接的测试机，所述测试机，与所述Flash存储器以及所述控制器耦接，适于向所述Flash存储器写入适于对所述SRAM进行测试的配置信息，以及接收所述控制器发送的运算结果；所述Flash存储器，与所述控制器耦接，适于存储所述对所述SRAM进行测试的配置信息；所述控制器，与所述Flash存储器以及所述BIST电路耦接，适于从所述Flash存储器中读取所述对所述SRAM进行测试的配置信息，并将所述对所述SRAM进行测试的配置信息写入至所述BIST电路对应的专用寄存器，以及向所述专用寄存器中写入测试触发信息；接收所述BIST电路发送的测试结果并进行运算处理，将运算结果发送至所述测试机；所述BIST电路，适于读取所述专用寄存器中的信息，并当读取到所述测试触发信息时，自动对所述SRAM进行测试，并将测试结果发送至所述控制器。可选的，所述控制器，适于执行以下任一种操作：对接收到的所述BIST电路发送的多个测试结果进行与运算，并将与运算结果发送至所述测试机；或，对接收到的所述BIST电路发送的多个测试结果进行或运算，并将或运算结果发送至所述测试机。可选的，所述控制器，还适于生成第一时钟信号并发送至所述BIST电路；所述BIST电路，还适于根据所述第一时钟信号生成第二时钟信号，并根据所述第二时钟信号的频率对所述SRAM进行测试。可选的，所述对所述SRAM进行测试的配置信息包括：写入至每一个SRAM的所有存储单元的数据、每一个SRAM的所有存储单元的地址、读/写操作指令、每一个SRAM对应的时钟信号以及对每一个SRAM测试时的测试时间信息。可选的，所述芯片内部还设置有非SRAM的待测试单元；所述测试机，还适于向所述Flash存储器写入对所述待测试单元进行测试的配置信息，以及接收所述控制器发送的所述待测试单元的测试结果；所述控制器，还适于从所述Flash存储器中读取适于对所述待测试单元进行测试的配置信息，所述对所述待测试单元进行测试的配置信息由所述测试机写入；根据所述对所述待测试单元进行测试的配置信息，对所述待测试单元进行测试；将所述待测试单元的测试结果发送至所述测试机。可选的，所述芯片测试系统还包括：BIST电路测试装置，适于对所述BIST电路进行测试，以判断所述BIST电路工作是否出现异常。可选的，所述BIST电路测试装置，包括：n个选通器以及n个扫描触发器，其中：第1个选通器的第一输入端输入扫描数据，第二输入端输入所述BIST电路的输出信号，扫描使能信号输入端适于输入扫描使能信号；当所述扫描使能信号输入端接收到所述扫描使能信号为高电平时，所述第1个选通器输出所述扫描数据；当所述扫描使能信号输入端接收到所述扫描使能信号为低电平时，所述第1个选通器输出所述BIST电路的输出信号；第i个选通器的第一输入端与第i-1个扫描触发器的第一输出端耦接，第二输入端输入所述BIST电路的输出信号，扫描使能信号输入端适于输入扫描使能信号；当所述扫描使能信号输入端接收到所述扫描使能信号为高电平时，所述第i个选通器输出所述第i-1个扫描触发器的第一输出端输出的信号；当所述扫描使能信号输入端接收到所述扫描使能信号为低电平时，所述第i个选通器输出所述BIST电路的输出信号；第j个扫描触发器的输入端与第j-1个选通器的输出端耦接，第二输出端与所述BIST电路耦接；第n个扫描触发器的输入端与第n-1个选通器的输出端耦接，第一输出端输出经过处理的扫描数据，第二输出端与所述BIST电路耦接；1＜i≤n，1＜j＜n。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：通过测试机生成适于对SRAM进行测试的配置信息，并将对SRAM进行测试的配置信息写入至Flash存储器。通过从Flash存储器中读取配置信息并写入至BIST电路对应的专用寄存器，使得BIST电路根据专用寄存器中存储的配置信息对SRAM进行测试，而不是仅依赖BIST电路自身生成SRAM对应的配置信息并对SRAM进行测试，故可以提高芯片测试效率。进一步，通过预先设置SRAM对应的测试时间信息，使得BIST电路可以对多个SRAM进行并行测试，从而可以提高芯片测试速度，进而可以提高芯片测试效率。进一步，通过BIST电路测试装置对BIST电路进行测试，以判断BIST电路的工作是否正常，可以提高测试结果的可本文档来自技高网...

【技术保护点】
一种芯片测试方法，所述芯片内部设置有控制器、Flash存储器、SRAM以及BIST电路，其特征在于，所述测试方法包括：所述控制器从所述Flash存储器中读取适于对所述SRAM进行测试的配置信息，所述配置信息由测试机写入，所述测试机与所述芯片耦接；所述控制器将所述配置信息写入至与所述BIST电路对应的专用寄存器中；所述控制器向所述专用寄存器写入测试触发信息，所述BIST电路在读取到所述测试触发信息时，自动对所述SRAM进行测试；所述控制器接收所述BIST电路发送的测试结果，对所述测试结果进行运算处理，并将所述运算处理对应的运算结果发送至所述测试机。

【技术特征摘要】
1.一种芯片测试方法，所述芯片内部设置有控制器、Flash存储器、SRAM以及BIST电路，其特征在于，所述测试方法包括：所述控制器从所述Flash存储器中读取适于对所述SRAM进行测试的配置信息，所述配置信息由测试机写入，所述测试机与所述芯片耦接；所述控制器将所述配置信息写入至与所述BIST电路对应的专用寄存器中；所述控制器向所述专用寄存器写入测试触发信息，所述BIST电路在读取到所述测试触发信息时，自动对所述SRAM进行测试；所述控制器接收所述BIST电路发送的测试结果，对所述测试结果进行运算处理，并将所述运算处理对应的运算结果发送至所述测试机。2.如权利要求1所述的芯片测试方法，其特征在于，所述运算处理为与运算处理，或，或运算处理。3.如权利要求1所述的芯片测试方法，其特征在于，所述控制器在向所述专用寄存器写入所述测试触发信息之前，还包括：所述控制器生成第一时钟信号并发送至所述BIST电路，使得所述BIST电路根据所述第一时钟信号生成第二时钟信号，并根据所述第二时钟信号的频率对所述SRAM进行测试。4.如权利要求1所述的芯片测试方法，其特征在于，所述配置信息包括：写入至每一个SRAM的所有存储单元的数据、每一个SRAM的所有存储单元的地址、读/写操作指令、每一个SRAM对应的时钟信号以及对每一个SRAM测试时的测试时间信息。5.如权利要求1所述的芯片测试方法，其特征在于，所述芯片内部还设置有非SRAM的待测试单元，所述测试方法还包括：所述控制器从所述Flash存储器中读取适于对所述待测试单元进行测试的配置信息，所述对所述待测试单元进行测试的配置信息由所述测试机写入；所述控制器根据所述对所述待测试单元进行测试的配置信息，对所述待测试单元进行测试；所述控制器将所述待测试单元的测试结果发送至所述测试机。6.如权利要求5所述的芯片测试方法，其特征在于，所述非SRAM的待测试单元包括以下至少一种：乘法器、除法器、模数转换器、PWM生成装置、定时器、计数器、晶振单元、低电压检测单元、低压差线性稳压单元以及参考电压生成单元。7.一种芯片测试系统，所述芯片内部设置有控制器、Flash存储器、SRAM以及BIST电路，其特征在于，包括：与所述芯片耦接的测试机，所述测试机，与所述Flash存储器以及所述控制器耦接，适于向所述Flash存储器写入适于对所述SRAM进行测试的配置信息，以及接收所述控制器发送的运算结果；所述Flash存储器，与所述控制器耦接，适于存储所述对所述SRAM进行测试的配置信息；所述控制器，与所述Flash存储器以及所述BIST电路耦接，适于从所述Flash存储器中读取所述对所述SRAM进行测试的配置信息，并将所述对所述SRAM进行测试的配置信息写入至所述BIST电路对应的专用寄存器，以及向所述专用寄存器中写入测试触发信息；接收所述BIST电路发送的测试结果并进行运算处理，将运算结果发送至所述测试机；所述BIST电路，适于读取所述专用寄存器中的信息，并当读取到所述测试触发信息时，自动对所述SRAM进行测试，并...

【专利技术属性】
技术研发人员：周彦杰，陈光胜，
申请(专利权)人：上海东软载波微电子有限公司，
类型：发明
国别省市：上海;31