【技术实现步骤摘要】
本专利技术涉及半导体集成电路,更具体地,涉及具有鳍结构的半导体器件及其制造工艺。
技术介绍
随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点,来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高高宽比的半导体鳍,并且在该半导体鳍中形成半导体晶体管器件的沟道和源极/漏极(S/D)区域。在鳍结构上方以及沿着鳍结构的侧面(例如,包裹)形成栅极,利用沟道和S/D区域的增大的表面积的优势,以产生更快、更可靠和更易控制的半导体晶体管器件。在一些器件中,FinFET的S/D部分中的应变材料(例如,利用硅锗(SiGe)、碳化硅(SiC)和/或磷化硅(SiP))可以用于增强载流子迁移率。
技术实现思路
本专利技术的实施例提供了一种半导体制造的方法,包括:在衬底上方形成介电层;在所述介电层上形成第一伪栅极结构,从而使得所述介电层包括设置在所述第一伪栅极结构下方并且由所述第一伪栅极结构限定的第一栅极介电区域;蚀刻未包括在所述第一栅极介电区域中的部分所述介电层以形成邻近所述第一栅极介电区域的介电回蚀刻区域;在部分所述介电回蚀刻区域上和所述第一伪栅极结构的侧壁上形成第一间隔件元件,其中,所述第一间隔件元件邻接所述第一伪栅极结构,部分所述介电回蚀刻区域包括设置在所述第一间隔件元件下方并且由所述第一间隔件元件限定的第一间隔件介电区域,并且所述第一栅极介电区域的高度大于所述第一间隔件介电区域的高度;在所述衬底中形成第一凹进部分;在所述衬底中的所述第一凹进部分上方选择性地生 ...
【技术保护点】
一种半导体制造的方法,包括:在衬底上方形成介电层;在所述介电层上形成第一伪栅极结构,从而使得所述介电层包括设置在所述第一伪栅极结构下方并且由所述第一伪栅极结构限定的第一栅极介电区域;蚀刻未包括在所述第一栅极介电区域中的部分所述介电层以形成邻近所述第一栅极介电区域的介电回蚀刻区域;在部分所述介电回蚀刻区域上和所述第一伪栅极结构的侧壁上形成第一间隔件元件,其中,所述第一间隔件元件邻接所述第一伪栅极结构,部分所述介电回蚀刻区域包括设置在所述第一间隔件元件下方并且由所述第一间隔件元件限定的第一间隔件介电区域,并且所述第一栅极介电区域的高度大于所述第一间隔件介电区域的高度;在所述衬底中形成第一凹进部分;在所述衬底中的所述第一凹进部分上方选择性地生长应变材料以形成第一应变凹进区域,其中,所述第一应变凹进区域邻近所述第一间隔件介电区域;去除所述第一伪栅极结构和所述第一栅极介电区域以形成第一开口;以及在所述第一开口中形成包括栅电极层和栅极介电层的第一栅极结构。
【技术特征摘要】
2015.07.24 US 14/809,1581.一种半导体制造的方法,包括:在衬底上方形成介电层;在所述介电层上形成第一伪栅极结构,从而使得所述介电层包括设置在所述第一伪栅极结构下方并且由所述第一伪栅极结构限定的第一栅极介电区域;蚀刻未包括在所述第一栅极介电区域中的部分所述介电层以形成邻近所述第一栅极介电区域的介电回蚀刻区域;在部分所述介电回蚀刻区域上和所述第一伪栅极结构的侧壁上形成第一间隔件元件,其中,所述第一间隔件元件邻接所述第一伪栅极结构,部分所述介电回蚀刻区域包括设置在所述第一间隔件元件下方并且由所述第一间隔件元件限定的第一间隔件介电区域,并且所述第一栅极介电区域的高度大于所述第一间隔件介电区域的高度;在所述衬底中形成第一凹进部分;在所述衬底中的所述第一凹进部分上方选择性地生长应变材料以形成第一应变凹进区域,其中,所述第一应变凹进区域邻近所述第一间隔件介电区域;去除所述第一伪栅极结构和所述第一栅极介电区域以形成第一开口;以及在所述第一开口中形成包括栅电极层和栅极介电层的第一栅极结构。2.根据权利要求1所述的方法,还包括:在所述介电层上形成第二伪栅极结构,从而使得所述介电层包括设置在所述第二伪栅极结构下方并且由所述第二伪栅极结构限定的第二栅极介电区域;在部分所述介电回蚀刻区域上和所述第二伪栅极结构的侧壁上形成第二间隔件元件,其中,所述第二间隔件元件邻接所述第二伪栅极结构,部分所述介电回蚀刻区域包括设置在所述第二间隔件元件下方并且由所述第二间隔件元件限定的第二间隔件介电区域,并且所述第二栅极介电区域的
\t高度大于所述第二间隔件介电区域的高度;在所述衬底中形成第二凹进部分;在所述衬底中的所述第二凹进部分上方选择性地生长应变材料以形成第二应变凹进区域,其中,所述第二应变凹进区域邻近所述第二间隔件介电区域;去除所述第二伪栅极结构以形成第二开口;以及在所述第二开口中形成包括所述栅电极层的第二栅极结构;其中,所述第二栅极介电区域用作用于所述第二栅极结构的第二栅极电介质。3.根据权利要求1所述的方法,其中:所述第一栅极介电区域位于所述第一伪栅极结构的第一侧壁和第二侧壁之间。4.根据权利要求2所述的方法,其中:所述第二栅极介电区域位于所述第二伪栅极结构的第三侧壁和第四侧壁之间。5.根据权利要求1所述的方法,其中,所述第一栅极介电区域的高度和所述第一间隔件介电区域的高度之间的高度差在1nm和3nm之间。6.根据权利要求1所述的方法,其中,所述第一间隔件介电区域的高度在0.5nm和3.5nm之间。7.根据权利要求1所述的方法,还包括所述介电回蚀刻区域的表面处...
【专利技术属性】
技术研发人员:梁春昇,张世勋,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。