无线多芯片模块以及用于制备集成电路以供倒装芯片组装在多芯片模块中的方法技术

本申请案涉及无线多芯片模块以及用于制备集成电路以供倒装芯片组装在多芯片模块中的方法。一种无线多芯片模块具有引线框架结构10，引线框架结构10具有用于接纳经倒装芯片安装的裸片(包含集成电路20以及高侧和低侧mosfet30、40)的若干部分，以形成被囊封在模制化合物70中的半桥电路。所述模块在没有任何接合线的情况下组装。所述模块还可携载无源组件，包含外部输入电容器150或内部输入电容器350。

【技术实现步骤摘要】
【专利摘要】本申请案涉及。一种无线多芯片模块具有引线框架结构10，引线框架结构10具有用于接纳经倒装芯片安装的裸片(包含集成电路20以及高侧和低侧mosfet30、40)的若干部分，以形成被囊封在模制化合物70中的半桥电路。所述模块在没有任何接合线的情况下组装。所述模块还可携载无源组件，包含外部输入电容器150或内部输入电容器350。【专利说明】
本申请案涉及。
技术介绍
本专利技术大体上涉及在共用封装中提供多个半导体，且特定来说，涉及包含集成电路(1C)以及一个或一个 以 上功率装置的多芯片模块(MCM)，尤其是具有驱动器1C以及高侧和低侧功率mosfet的半桥电路。在US7，915，721中，MCM展示为具有被封装为模块的1C以及两个功率mosfet。1C形成于半导体材料的裸片上，所述裸片附接到引线框架的中央裸片垫。非常薄的线接合将1C的接合垫连接到外部和内部引线或者连接到功率mosfet。mosfet是附接到引线框架的倒装芯片，并且具有将mosfet的端子选择性地连接到1C以及内部和外部引线的多个芯片。以上参考演示在半导体界中常见的两种类型的组装技术:线接合和倒装芯片附接。线接合一般需要较大的封装大小，因为线接合需要空间来将导线从1C上的接合垫循环到引线框架的引线。随着1C变得更加复杂，倾向于具有更多的线接合来用于输入、输出以及到其它装置的内部连接。虽然线接合的技术已经克服了许多障碍，但是线接合具有许多缺点和缺陷。设计者必须在封装中留下物理空间来允许接合设备将每个导线中的一者附接到接合垫、循环导线，以及将导线的另一端附接到引线的空间。在许多情况下，外部引线分布在封装的周边周围，进而需要大体上大于1C裸片的大小的封装轮廓。甚至在线接合中有全部改进的情况下，在组装期间仍有Χ、Y和Z轴上的移位的风险。以线接合堆叠的装置比较容易未对准。线接合自身经受许多潜在故障，包含球/楔接合提升、短路、导线断裂、接合中的空隙以及污染物。每一线接合可能在以下三点中的任一者下出故障:线接合、引线以及沿着导线的长度以及任一故障将导致整个裸片的损失，即使裸片通过其电气测试也是如此。其它组装技术提供了具有非常小的轮廓的封装。在倒装芯片组装的情况下，球、支柱或块沉积在芯片的接触端子上。球、支柱或块在单一操作中附接到衬垫或引线，其中球、柱或块被焊接到引线。在单一 mosfet或多个mosfet被全部倒装芯片组装且用绝缘树脂囊封的情况下，所得的封装可能相对小，接近芯片自身的实际尺度。由于功率mosfet仅具有三个端子(源极、栅极和漏极)，所以将mosfet倒装芯片组装并且制成芯片级封装相对简单。然而，当MCM包含1C时，组装1C所需的多个线接合将导致相对大的封装来适应经线接合的1C，例如US7，915，721中所示的经线接合的1C。
技术实现思路
提供此概述是为了以简化形式介绍下文中在【具体实施方式】中进一步描述的概念的选择。此概述无意识别所主张的标的物的关键特征，也无意用作确定所主张的标的物的范围的辅助。本专利技术的以下实施例展示用于将两个或两个以上半导体装置以及集成电路安装在一个模制模块中的完整无线解决方案。本专利技术的实施例不需要线接合来将装置彼此连接或者连接到集成电路。所述装置和集成电路被一个或一个以上互连结构互连，所述互连结构包含引线框架结构，例如附接衬垫、迹线、夹具、下端局设备以及端子。这些无线连接提供稳健的金属导体来将装置和集成电路互连，来代替常规的纤弱的、易坏的线接合。与可比的线接合互连相比，通过附接衬垫、迹线、夹具、下端局设备以及端子提供的所述互连结构具有较低的电感。与使用线接合制成的模块相比，模制模块还具有较小的厚度，因为本专利技术的互连结构不需要线接合所需的环路高度空隙。本专利技术允许将所有装置和集成电路倒装芯片安装。通过一半地或者双重地蚀刻互连结构来提供将互连结构保持在模制材料中的适当位置处的阶梯状轮廓，而将模制材料锁定到互连结构。在一个实施例中，集成电路可被预先模制在绝缘材料中，以供稍后与半导体装置一起囊封。在另一实施例中，集成电路与其余组件被同时模制。在其它实施例中，半导体装置是高侧和低侧mosfet，其连接到集成电路以提供半桥电路模块。可以标准方式安装mosfet,其中对芯片、下端局设备和引线作出合适的修改。其它实施例包含一个mosfet被倒装芯片安装，且另一 mosfet被常规安装。在又其它实施例中，将无源组件安装在本专利技术的引线框架结构上。在一些实施例中，至少一个装置在模制材料的外部，且在其它实施例中，所有无源组件在模制材料内。【专利附图】【附图说明】本专利技术的前述方面以及伴随优点中的许多优点将变得更容易了解，因为其通过参考以下结合附图进行的详细描述内容将被更好地理解，其中:图1是MCM的一个实施例的顶部等距视图。图2是图1的所述实施例的底部等距视图。图3是MCM的另一实施例的顶部等距视图。图4是图2的所述实施例的底部等距视图。图5a是具有所有倒装裸片的本专利技术的一个实施例的俯视图。图5b是图5a中的本专利技术的所述实施例的仰视图。图6a是被组装在引线框架上的集成电路和mosfet裸片的无线组合件的轮廓图。图6b是图6a中所示的组合件的平面图。图7al、7a2和7a3分别是1C的半蚀刻端子的等距视图、俯视图和仰视图。图7bl、7b2和7b3分别是具有下端局设备的导电夹具的等距视图、俯视图和仰视图。图8a是引线框架的一实施例的等距视图。图8b是图8a的引线框架的顶部的平面图。图8c是图8a的引线框架的底部的平面图。图9是以其组装次序布置的本专利技术的一实施例的组件的透视分解视图。图10a、10b和10c分别是在模制之前的本专利技术的另一实施例的等距视图、正视图和侧视图。图11a和lib分别是在模制之后的图10a、10b和10c的所述实施例的顶部和底部等距视图。图12是图10a、10b和10c的所述实施例的引线框架的等距视图。图13a、13b和13c分别是在模制之前的本专利技术的另一实施例的等距视图、正视图和侧视图。图14a和14b分别是在模制之后的图13a、13b和13c的所述实施例的顶部和底部等距视图。图15是图13a、13b和13c的所述实施例的引线框架的等距视图。图16a和16b分别是本专利技术的夹具的等距视图和侧视图。图17是具有用于接纳mosfet的漏极的裸片附接衬垫的经组装MCM的等距视图。图18是具有一种模制化合物的图18的MCM的底部等距视图。图19是具有嵌入在非导电材料中的集成电路端子以及被囊封在模制化合物中的MCM的其余部分的图18的MCM的底部等距视图。图20a是不具有模制化合物的图17的经组装MCM的俯视图。图20b是具有嵌入集成电路的端子的非导电材料的图17的经组装MCM的仰视图。【具体实施方式】本申请案以引用的方式并入第7，975，721号以及第7，371，616号美国专利的全部内容。所属领域的技术人员将理解，本文中所描述的模块可用于制造半桥电路，且此专利的模块可以示意布置配置，通过对在模块的装置之间进行的连接的合适的修改而以引用的方式并入的专利中展示了所述示意布置。术语“引线框架结构”可指代从引线框架导出或与引线框架相同的结构。每一引线框架结构可包含具有引线表面和裸片附接区的两个或两个以上引线。本文档来自技高网...

【技术保护点】
一种无线多芯片模块，其包括：多个有源组件，其包含具有多个端子的集成电路以及一个或一个以上半导体装置，所述一个或一个以上半导体装置包含具有两个或两个以上端子的第一半导体装置；引线框架结构，其用于支撑并互连所述集成电路和所述一个或一个以上半导体装置，所述引线框架结构具有：一个或一个以上半导体引线框架结构部分，其包含具有一个或一个以上衬垫的第一半导体引线框架结构部分，所述衬垫机械及电附接到所述第一半导体装置的单独端子，以及集成电路引线框架结构部分，其具有多个引线以用于连接到集成电路；以及一个或一个以上迹线，其包含用于将所述半导体引线框架结构的所述衬垫中的一者连接到所述集成电路引线框架结构部分的引线的第一迹线；夹具，其耦合到所述半导体装置的另一端子，以用于将所述半导体装置的所述另一端子连接到另一半导体装置的端子；所述集成电路具有包含第一端子的多个端子，所述集成电路被倒装芯片安装到所述多个引线上，以用于将所述集成电路的所述端子连接到所述引线，包含将所述集成电路的所述第一端子连接到所述第一迹线，所述第一迹线还连接到所述半导体引线框架结构部分的衬垫；以及绝缘模制化合物，其将所述引线框架结构、所述一个或一个以上半导体装置以及所述集成电路囊封到模块中。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：艾伦·图戈·弗洛雷斯，罗梅尔·N·马纳塔德，杨·文森特·C·曼斯丽塔，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：美国;US