半导体器件和制造该半导体器件的方法技术

本发明专利技术公开一种半导体器件和制造该半导体器件的方法，该半导体器件包括半导体基板、第一埋入式栅极和第二埋入式栅极，该半导体基板包括单元区域、第二垫区域、以及设置在第二垫区域与单元区域之间的第一垫区域，第一埋入式栅极埋入到半导体基板的沟槽中并且从单元区域延伸到第二垫区域，第二埋入式栅极埋入到半导体基板的沟槽中，设置在第一埋入式栅极的上部上方，与第一埋入式栅极的上部间隔开，并且从单元区域延伸至第一垫区域。

【技术实现步骤摘要】

本专利技术涉及半导体器件，更具体地说，涉及根据接通状态或关断状态对与离子注入区域重叠的上方埋入式栅极施加不同电压的半导体器件，以及制造该半导体器件的方法。
技术介绍
最近，大多数电子器件包括至少一个半导体器件。半导体器件包括例如晶体管、电阻器和电容器等电子元件，这些电子元件执行电子装置的功能且集成在半导体基板上。例如，诸如计算机或数字摄像机等电子装置可以包括用于存储信息的存储芯片和用于控制信息的处理芯片。存储芯片和处理芯片包括集成在半导体基板上的电子元件。一直在增大半导体器件的集成度以满足消费者对高性能和低价位的要求。半导体器件的集成度的增大需要设计规则的容差变小，从而需要显著减小半导体器件的图案。尽管芯片面积与存储容量的增大成比例地增大，但随着半导体器件变得小型化并且更高度的集成化，实际形成有半导体器件图案的单位(unit)单元(cell，又称为晶胞)面积减小。因此，由于应当在有限的单位面积内形成更多数量的图案来获得期望的存储容器，因此，需要形成临界尺寸(CD:在预定条件下可得的最小图案尺寸)缩小的微细(精细)图案。之前，已经开发出了用于形成微细图案的各种方法，包括例如使用相移掩模作为光掩模的方法、在晶片上形成能够增强图像对比度的独立薄膜的对比度增强层(CEL)方法、在两个光阻(photoresist，又称为光刻胶或光致抗蚀剂)膜之间设置例如旋涂玻璃(SOG)膜等中间层的三层胶(TLR)方法、以及选择性地将硅注入到光阻膜的上部中的硅烷化方法。同时，随着半导体器件的集成度增加，沟道的长度缩短，因而从晶体管特性考虑，高密度沟道掺杂是必须的以防止刷新特性劣化。为了实现这点，新提出了减小位线电容的技术，其中，凹入式栅极结构构造为埋入式栅极结构，使得在位线的下部形成栅极并且减小了栅极与位线之间的电容以及位线的总电容这两种电容。通常，在埋入式栅极的情况下，将半导体基板蚀刻至预定深度以形成沟槽，在整个基板上形成栅极金属以埋入沟槽中，然后以仅仅保留预定深度的栅电极的方式对栅电极执行回蚀工序。在回蚀工序中，回蚀深度可能出现变化(差异性)。当回蚀深度出现变化时,结(junction,又称为接面)区域和栅极金属响应保留的栅极金属的厚度而彼此重叠。在该情况下，出现栅极引发漏极漏电流(GIDL)，使得单元的保持时间缩短，从而造成半导体器件特性劣化。
技术实现思路
本专利技术涉及提供一种基本上消除了由现有技术的限制和缺点造成的一个或多个问题的。本专利技术的一个实施例涉及一种可以解决现有技术的如下问题的:因为连接至栅极材料的结区域由于回蚀工序中的变化而使得单元保持时间缩短并且半导体器件特性劣化，所以出现GIDL。根据本专利技术的一个方面，一种半导体器件包括:半导体基板，其包括单元区域、位于所述单元区域的一侧的第二垫区域、以及设置在所述单元区域与所述第二垫区域之间的第一垫区域，所述第一垫区域是与所述单元区域和所述第二垫区域连续的；第一埋入式栅极，其埋入到所述半导体基板的沟槽的底部中，并且从所述单元区域延伸到所述第二垫区域；以及第二埋入式栅极，其埋入到所述半导体基板的沟槽的底部中，与所述第一埋入式栅极的上部间隔开，并且从所述单元区域延伸至所述第一垫区域。所述半导体器件还可以包括:第一金属触点，其形成在所述第一埋入式栅极的端部；以及第二金属触点，其形成在所述第二埋入式栅极的端部。所述第一金属触点可以交替地形成在所述第一埋入式栅极的一端和与所述一端连续的所述第一埋入式栅极的另一端。所述第二金属触点可以交替地形成在所述第二埋入式栅极的一端和与所述一端连续的所述第二埋入式栅极的另一端。在所述第一垫区域和所述第二垫区域中，所述第一金属触点和所述第二金属触点可以以之字形的方式进行布置。如果所述第一金属触点形成在所述第一埋入式栅极的一侧，则所述第二金属触点可以形成在所述第二埋入式栅极的另一侧，所述第二埋入式栅极形成在所述第一埋入式栅极上方。所述第一埋入式栅极可以比所述第二埋入式栅极长。所述第二埋入式栅极可以形成在所述第一埋入式栅极上方且使所述第一埋入式栅极的两端露出。所述第二埋入式栅极可以与所述单元区域的半导体基板中所包括的离子注入区域进行接触。所述半导体器件还可以包括设置在所述第一埋入式栅极与所述第二埋入式栅极之间的隔离绝缘膜。所述隔离绝缘膜可以包括氮化物膜。所述半导体器件还可以包括密封绝缘膜，所述密封绝缘膜形成在所述第一埋入式栅极和所述第二埋入式栅极上方以埋入到所述沟槽中。所述半导体器件还可以包括:如果将所述第一埋入式栅极和所述第二埋入式栅极接通，则将接通电压施加至所述第一金属触点和所述第二金属触点。所述半导体器件还可以包括:如果将所述第一埋入式栅极和所述第二埋入式栅极关断，则将关断电压施加至所述第一金属触点而不将电压施加至所述第二金属触点。如果不将电压施加到所述第二金属触点，则所述第二埋入式栅极可以是浮动的。根据本专利技术的另一方面的一种方法，在半导体器件中形成沟槽，所述半导体器件包括单元区域、位于所述单元区域的一侧的第二垫区域、以及设置在所述单元区域与所述第二垫区域之间的第一垫区域，所述第一垫区域是与所述单元区域和所述第二垫区域连续的；形成埋入到所述半导体基板的沟槽的底部中的第一埋入式栅极，使得所述第一埋入式栅极从所述单元区域延伸到所述第二垫区域；以及形成与所述第一埋入式栅极的上部间隔开的第二埋入式栅极，使得所述第二埋入式栅极从所述单元区域延伸到所述第一垫区域。所述方法还可以包括:在形成所述第一埋入式栅极之后，在所述第一埋入式栅极上方形成隔离绝缘膜；在所述隔离绝缘膜上方形成埋入式绝缘膜；形成使所述第二垫区域敞开的掩模图案；以及使用所述掩模图案作为蚀刻掩模蚀刻所述第二垫区域中的埋入式绝缘膜。所述隔离绝缘膜可以包括氮化物膜。所述埋入式绝缘膜可以包括旋涂碳(SOC)。所述方法还可以包括:在所述第二垫区域中的隔离绝缘膜上方形成第一密封绝缘膜。形成所述第二埋入式栅极的步骤可以包括:从所述单元区域和所述第一垫区域中移除所述埋入式绝缘膜；在所述单元区域和所述第一垫区域的隔离绝缘膜上方形成金属层；以及对所述金属层执行回蚀工序。形成所述第二埋入式栅极的步骤可以包括形成与所述半导体基板中所包括的离子注入区域重叠的第二埋入式栅极。所述第一埋入式栅极可以比所述第二埋入式栅极长。所述第二埋入式栅极可以形成在第一埋入式栅极上方且使所述第一埋入式栅极的两端露出。所述方法还可以包括:在形成所述第二埋入式栅极之后，在所述第二埋入式栅极上方形成第二密封绝缘膜；通过蚀刻第一密封绝缘膜形成第一触点孔，并且同时通过蚀刻第二密封绝缘膜使所述第二埋入式栅极露出来形成第二触点孔；以及用金属层填充所述第一触点孔和所述第二触点孔，从而不仅形成与所述第一埋入式栅极的端部连接的第一金属触点而且形成与所述第二埋入式栅极的端部连接的第二金属触点。所述第一金属触点可以交替地形成在所述第一埋入式栅极的一端和与所述一端连续的所述第一埋入式栅极的另一端。所述第二金属触点可以交替地形成在所述第二埋入式栅极的一端和与所述一端连续的所述第二埋入式栅极的另一端。在所述第一垫区域和所述第二垫区域中，所述第一金属触点和所述第二金属触点可以以之字形的方式进行布置。如果所述第一金属触点形成在所述第一埋入式栅极的一侧，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体基板，其包括单元区域、位于所述单元区域的一侧的第二垫区域、以及设置在所述单元区域与所述第二垫区域之间的第一垫区域，所述第一垫区域是与所述单元区域和所述第二垫区域连续的；第一埋入式栅极，其埋入到沟槽中，并且从所述单元区域延伸到所述第二垫区域；以及第二埋入式栅极，其在所述沟槽中设置在所述第一埋入式栅极上方，与所述第一埋入式栅极的上部间隔开，并且从所述单元区域延伸至所述第一垫区域。

【技术特征摘要】
2012.08.24 KR 10-2012-00932821.一种半导体器件,包括: 半导体基板，其包括单元区域、位于所述单元区域的一侧的第二垫区域、以及设置在所述单元区域与所述第二垫区域之间的第一垫区域，所述第一垫区域是与所述单元区域和所述第二垫区域连续的； 第一埋入式栅极，其埋入到沟槽中，并且从所述单元区域延伸到所述第二垫区域；以及第二埋入式栅极，其在所述沟槽中设置在所述第一埋入式栅极上方，与所述第一埋入式栅极的上部间隔开，并且从所述单元区域延伸至所述第一垫区域。2.根据权利要求1所述的半导体器件，还包括: 第一金属触点，其连接至所述第一埋入式栅极的端部；以及 第二金属触点，其连接至所述第二埋入式栅极的端部。3.根据权利要求2所述的半导体器件，还包括: 多个所述第一埋入式栅极，其平行地布置，每个所述第一埋入式栅极具有第一端和第二端；以及 多个所述第一金属触点，多个所述第一金属触点中的每一个第一金属触点连接至多个所述第一埋入式栅极中的对应第一埋入式栅极；其中， 多个所述第一金属触点交替地连接至相邻的第一埋入式栅极的第一端和第二端。4.根据权利要求2所述的半导体器件，还包括:...

【专利技术属性】
技术研发人员：朴辰哲，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：