半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件，包括衬底、衬底上的多个栅极堆叠结构、每个栅极堆叠结构两侧的多个栅极侧墙结构、每个栅极侧墙结构两侧衬底中的多个源漏区，多个栅极堆叠结构包括多个第一栅极堆叠结构和多个第二栅极堆叠结构，其特征在于：第一栅极堆叠结构包括第一栅极绝缘层、第一阻挡层、第一功函数调节层、和电阻调节层，第二栅极堆叠结构包括第二栅极绝缘层、第一阻挡层、第二功函数调节层、第一功函数调节层、和电阻调节层。依照本发明专利技术的半导体器件及其制造方法，先选择性沉积NMOS功函数调节层然后再沉积PMOS功函数调节层，简化了PMOS金属栅极结构，在有效控制金属栅功函数的同时还能提高电阻调节层填充的空间，从而有效降低栅极电阻。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种更有效控制功函数并且降低栅极电阻的CMOS及其制造方法。
技术介绍
从45nm CMOS集成电路工艺起，随着器件特征尺寸的不断缩小，为了抑制短沟道效应，CMOS器件中栅绝缘介质层的等效氧化层厚度(EOT)必需同步减少。然而，超薄的(例如IOnm)常规氧化层或氮氧化层由于(相对)介电常数不高(例如3.9左右)，绝缘性能难以承受这种超小器件中相对高的场强，将产生严重的栅漏电。因此，传统的多晶硅(poly-si)/SiON体系不再适用。有鉴于此，业界开始使用高介电常数(高k，HK)材料来作为栅绝缘介质层。然而，高k材料的界面电荷与极化电荷导致器件的阈值调节困难，poly-si与高k结合将产生费米能级钉扎效应，因而不能用于MOSFET的阈值调节，故栅电极必需应用不同金属材料来调节器件阈值，也即采用金属栅(MG)/HK结构。对于不同MOSFET的阈值调节，比如对于NMOS与PM0S，需要不同功函数的金属电极。可采用单一金属栅工艺调节方法，然而调节范围有限。例如采用了单一金属栅工艺的具有较低待机功率的平面SOI多栅器件，对应于n+poly-si的4.1eV功函数以及p+poly-si的5.2eV功函数，可以选择合适的金属电极使得栅极功函数在两者之间的中位值附近，例如为4.65eV或者4.65±0.3eV。但这种小范围微调难以有效控制器件阈值。最优工艺方法应当是采用不同金属材料的栅电极，例如NMOS采用导带金属，PMOS采用价带金属，以使得NMOS和PMOS的栅极功函数分别位于导带和价带边缘处，例如4.1±0.1eV和5.2±0.1eV0业界已经就这些栅极金属(包括金属氮化物)的材料选择做了详尽研究，在此不再赘述。现有的CMOS双金属栅集成工艺方法，一般包括:在PMOS和NMOS基础结构中刻蚀去除假栅极，形成PMOS栅极沟槽和NMOS栅极沟槽，并且在两个栅极沟槽中沉积高k材料的栅极绝缘层；在PMOS栅极沟槽和NMOS栅极沟槽中栅极绝缘层上依次沉积例如TiN的第一阻挡层(和/或刻蚀停止层，例如Ta、TaN)、PMOS功函数调节层(例如TiN)、第二阻挡层(例如TaN);选择性干法刻蚀去除NMOS区域的PMOS功函数调节层、第二阻挡层，暴露并停止在第一阻挡层上；在PMOS区第二阻挡层以及NMOS区暴露的第一阻挡层上沉积NMOS功函数调节层(例如TiAl、Al);在整个器件也即NMOS功函数调节层上依次沉积第三阻挡层(例如TiN、Ti)和电阻调节层；CMP平坦化直至暴露层间介质层(ILD);刻蚀ILD形成源漏接触孔并且填充金属形成源漏接触塞。在上述现有工艺中，NMOS功函数调节层中含有的Al离子有利于快速扩散，可以有效扩散至栅极绝缘层与第一阻挡层之间的界面附近，从而有效控制NMOS功函数。然而，为了防止NMOS功函数调节层中Al离子对于PMOS功函数调节层的影响，必须在PMOS区域形成并且保留第二阻挡层。这样，在PMOS区的器件结构中，金属栅结构极度复杂(含有三个阻挡层)，在特征尺寸-栅极长度逐步缩减的条件下，特别是栅极长度在22nm之下，此时由于多层阻挡层的结构使得PMOS区电阻调节层可以填充的空间减少，存在电阻调节层体积小难以有效降低栅极电阻以及填充不充分造成孔洞反而提高电阻率的问题。
技术实现思路
由上所述，本专利技术的目的在于克服上述问题，有效控制金属栅功函数的同时还能兼顾有效降低栅极电阻。为此，本专利技术提供了一种半导体器件，包括衬底、衬底上的多个栅极堆叠结构、每个栅极堆叠结构两侧的多个栅极侧墙结构、每个栅极侧墙结构两侧衬底中的多个源漏区，多个栅极堆叠结构包括多个第一栅极堆叠结构和多个第二栅极堆叠结构，其特征在于:第一栅极堆叠结构包括第一栅极绝缘层、第一阻挡层、第一功函数调节层、和电阻调节层，第二栅极堆叠结构包括第二栅极绝缘层、第一阻挡层、第二功函数调节层、第一功函数调节层、和电阻调节层。其中，第一和/或第二栅极绝缘层包括氧化硅、掺氮氧化硅、氮化硅、高K材料及其组合。其中，高K 材料包括选自 Hf02、HfSiOx, HfSiON, HfAlOx, HfTaOx, HfLaOx, HfAlSiOx,HfLaSiOx的铪基材料，或是包括选自Zr02、La203、LaA103、Ti02、Y203的稀土基高K介质材料，或是包括Al2O3,以其上述材料的复合层。其中，第一阻挡层包括MxNy、MxSiyNz，其中M为扩散速率比Al慢的选自Ta、T1、Hf、Zr、Mo、W及其组合的金属。其中，第二功函数调节层为Al或者Al合金，其中Al合金是由Al与Co、N1、Cu、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 及其组合的金属所构成的合金。其中，第一功函数调节层包括:a)形式为MxNy或者MxSiyNz的金属氮化物，其中M为Ta、T1、Hf、Zr、Mo、W 及其组合;和 / 或 b)金属，其中金属为 Co、N1、Cu、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 及其组合。其中，电阻调节层包括:a)形式为MxNy *MxSiyNz的金属氮化物，其中M为Ta、T1、Hf、Zr、Mo、W 及其组合；b)金属或金属合金，包括 Co、N1、Cu、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 及其组合；c)金属硅化物，包括 CoSi2' TiSi2' NiS1、PtS1、NiPtS1、CoGeS1、TiGeS1、NiGeSi及其组合；d)金属氧化物导体，包括In2O3> SnO2, ITO、IZO及其组合；e)半导体材料，包括惨杂的多晶娃、非晶娃、多晶错、多晶错娃等及其组合。本专利技术还提供了一种半导体器件制造方法，包括以下步骤:在衬底中形成多个源漏区；在衬底上形成多个栅极侧墙结构以及栅极侧墙结构周围的层间介质层，其中栅极侧墙结构包围了多个第一栅极沟槽和多个第二栅极沟槽；在第一和第二栅极沟槽中依次沉积第一栅极绝缘层和第二栅极绝缘层、第一阻挡层、第二功函数调节层；选择性刻蚀去除第一栅极沟槽中的第二功函数调节层，直至露出第一阻挡层；在第一栅极沟槽中的第一阻挡层上、以及在第二栅极沟槽中的第二功函数调节层上沉积第一功函数调节层；在第一栅极沟槽中的第一功函数调节层上、以及在第二栅极沟槽中的第一功函数调节层上沉积电阻调节层。其中，第一和/或第二栅极绝缘层包括氧化硅、掺氮氧化硅、氮化硅、高K材料及其组合。其中，高K 材料包括选自 Hf02、HfSiOx, HfSiON, HfAlOx, HfTaOx, HfLaOx, HfAlSiOx,HfLaSiOx的铪基材料，或是包括选自Zr02、La203、LaA103、Ti02、Y203的稀土基高K介质材料，或是包括Al2O3,以其上述材料的复合层。其中，第一阻挡层包括MxNy、MxSiyNz，其中M为扩散速率比Al慢的选自Ta、T1、Hf、Zr、Mo、W及其组合的金属。其中，第二功函数调节层为Al或者Al合金，其中Al合金是由Al与Co、N1、Cu、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、L本文档来自技高网...

【技术保护点】
一种半导体器件，包括衬底、衬底上的多个栅极堆叠结构、每个栅极堆叠结构两侧的多个栅极侧墙结构、每个栅极侧墙结构两侧衬底中的多个源漏区，多个栅极堆叠结构包括多个第一栅极堆叠结构和多个第二栅极堆叠结构，其特征在于：第一栅极堆叠结构包括第一栅极绝缘层、第一阻挡层、第一功函数调节层、和电阻调节层，第二栅极堆叠结构包括第二栅极绝缘层、第一阻挡层、第二功函数调节层、第一功函数调节层、和电阻调节层。

【技术特征摘要】
1.一种半导体器件，包括衬底、衬底上的多个栅极堆叠结构、每个栅极堆叠结构两侧的多个栅极侧墙结构、每个栅极侧墙结构两侧衬底中的多个源漏区，多个栅极堆叠结构包括多个第一栅极堆叠结构和多个第二栅极堆叠结构，其特征在于:第一栅极堆叠结构包括第一栅极绝缘层、第一阻挡层、第一功函数调节层、和电阻调节层，第二栅极堆叠结构包括第二栅极绝缘层、第一阻挡层、第二功函数调节层、第一功函数调节层、和电阻调节层。2.如权利要求1的半导体器件，其中，第一和/或第二栅极绝缘层包括氧化硅、掺氮氧化硅、氮化硅、高K材料及其组合。3.如权利要求2的半导体器件，其中，高K材料包括选自Hf02、HfSi0x、HfSi0N、HfA10x、HfTaOx,HfLaOx,HfAISiOx,HfLaSiOx 的铪基材料，或是包括选自 Zr02、La203、LaA103、Ti02、Y203的稀土基高K介质材料，或是包括Al2O3,以其上述材料的复合层。4.如权利要求1的半导体器件，其中，第一阻挡层包括MxNy、MxSi#，其中M为扩散速率比Al慢的选自Ta、T1、Hf、Zr、Mo、W及其组合的金属。5.如权利要求1的半导体器件，其中，第二功函数调节层为Al或者Al合金，其中Al合金是由 Al 与 Co、N1、Cu、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 及其组合的金属所构成的合金。6.如权利要求1的半导体器件，其中，第一功函数调节层包括:a)形式为MxNy或者MxSiyNz的金属氮化物，其中M为Ta、T1、Hf、Zr、Mo、W及其组合；和/或b)金属，其中金属为 Co、N1、Cu、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 及其组合。7.如权利要求1的半导体器件，其中，电阻调节层包括:a)形式为MxNy*MxSiyNz的金属氮化物，其中M为Ta、T1、Hf、Zr、Mo、W及其组合；b)金属或金属合金，包括Co、N1、Cu、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La 及其组合；c)金属硅化物，包括 CoSi2、TiSi2' NiSi, PtSi, NiPtSi, CoGeSi, TiGeSi, NiGeSi 及其组合；d)金属氧化物导体，包括In2O3> SnO2, ΙΤ0, IZO及其组合；e)半导体材料，包括掺杂的多晶硅、非晶硅、多晶锗、多晶锗硅等及其组合。8.一种半导体器件制造方法，包括以下步骤: 在衬底中形成多个源漏区； 在衬底上形成多个栅极侧墙结构以及栅...

【专利技术属性】
技术研发人员：殷华湘，闫江，陈大鹏，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：