半导体装置及其制造方法制造方法及图纸

本发明专利技术的课题是提高半导体装置的性能。使用包括衬底(SB1)上的绝缘层(BX)和绝缘层(BX)上的半导体层(SM1)的SOI衬底(SUB)来制造半导体装置。半导体装置包括：隔着栅极绝缘膜形成在半导体层(SM1)上的栅极电极、形成在栅极电极的侧壁上的侧壁间隔层、在半导体层(SM1)上外延生长的源极漏极用的半导体层(EP)、形成在半导体层(EP)的侧壁(EP1)上的侧壁间隔层(SW3)。

【技术实现步骤摘要】

本专利技术涉及一种，例如可以适合用于具备MISFET的。
技术介绍
在衬底上隔着栅极绝缘膜形成栅极电极，在衬底上形成源极漏极区域，从而形成MISFET。另外，有在衬底上使源极漏极用的外延半导体层生长而形成MISFET的技术。日本专利特开2000-223713号公报(专利文献I)中公开了一种涉及在SOI衬底的源极漏极上使外延层生长的半导体装置的技术。专利文献1:日本专利特开2000-223713号公报
技术实现思路
对于在衬底上使MISFET的源极漏极用的外延半导体层生长的半导体装置，也希望尽可能地提高性能。或希望提高半导体装置的可靠性。或者希望实现这两者。其它课题和新的特征由本说明书的记载和附图可知。根据一实施方式，使用包括支承衬底、所述支承衬底上的绝缘层和所述绝缘层上的第一半导体层的衬底的半导体装置包括:第一侧壁绝缘膜，该第一侧壁绝缘膜形成在隔着栅极绝缘膜形成于所述第一半导体层上的栅极电极的侧壁上；第二侧壁绝缘膜，该第二侧壁绝缘膜形成在形成于所述第一半导体层上的源极漏极用的外延半导体层的侧壁上。另外，根据一实施方式，使用包括支承衬底、所述支承衬底上的绝缘层和所述绝缘层上的第一半导体层的衬底的半导体装置的制造方法是:在隔着栅极绝缘膜形成于所述第一半导体层上的栅极电极的侧壁上形成第一侧壁绝缘膜后，使外延半导体层在所述第一半导体层上外延生长。然后，将所述第一侧壁绝缘膜的至少一部分除去后，在所述栅极电极的侧壁上形成第二侧壁绝缘膜，在所述外延半导体层的侧壁上形成第三侧壁绝缘膜。通过一实施方式，可提高半导体装置的性能。或可提高半导体装置的可靠性。或者可实现这两者。【附图说明】图1是一实施方式的半导体装置的主要部分剖视图。图2是一实施方式的半导体装置的主要部分剖视图。图3是一实施方式的半导体装置的主要部分剖视图。图4是一实施方式的半导体装置的主要部分俯视图。图5是表示一实施方式的半导体装置的制造工序的工序流程图。图6是一实施方式的半导体装置的制造工序中的主要部分剖视图。图7接着图6，是半导体装置的制造工序中的主要部分剖视图。图8是与图7同样的半导体装置的制造工序中的A-A剖视图。图9是与图7同样的半导体装置的制造工序中的B-B剖视图。图10接着图8，是半导体装置的制造工序中的A-A剖视图。图11是与图10同样的半导体装置的制造工序中的B-B剖视图。图12接着图10，是半导体装置的制造工序中的A-A剖视图。图13是与图12同样的半导体装置的制造工序中的B-B剖视图。图14接着图12，是半导体装置的制造工序中的A-A剖视图。图15是与图14同样的半导体装置的制造工序中的B-B剖视图。图16接着图14，是半导体装置的制造工序中的A-A剖视图。图17是与图16同样的半导体装置的制造工序中的B-B剖视图。图18接着图16，是半导体装置的制造工序中的A-A剖视图。图19是与图18同样的半导体装置的制造工序中的B-B剖视图。图20接着图18，是半导体装置的制造工序中的A-A剖视图。图21是与图20同样的半导体装置的制造工序中的B-B剖视图。图22接着图20，是半导体装置的制造工序中的A-A剖视图。图23是与图22同样的半导体装置的制造工序中的B-B剖视图。图24接着图22，是半导体装置的制造工序中的A-A剖视图。图25是与图24同样的半导体装置的制造工序中的B-B剖视图。图26接着图24，是半导体装置的制造工序中的A-A剖视图。图27是与图26同样的半导体装置的制造工序中的B-B剖视图。图28接着图26，是半导体装置的制造工序中的A-A剖视图。图29是与图28同样的半导体装置的制造工序中的B-B剖视图。图30接着图28，是半导体装置的制造工序中的A-A剖视图。图31是与图30同样的半导体装置的制造工序中的B-B剖视图。图32接着图30，是半导体装置的制造工序中的A-A剖视图。图33是与图32同样的半导体装置的制造工序中的B-B剖视图。图34接着图32，是半导体装置的制造工序中的A-A剖视图。图35是与图34同样的半导体装置的制造工序中的B-B剖视图。图36接着图34，是半导体装置的制造工序中的A-A剖视图。图37是与图36同样的半导体装置的制造工序中的B-B剖视图。图38是第一研究例的半导体装置的制造工序中的主要部分剖视图。图39接着图38，是第一研究例的半导体装置的制造工序中的主要部分剖视图。图40接着图39，是第一研究例的半导体装置的制造工序中的主要部分剖视图。图41接着图40，是第一研究例的半导体装置的制造工序中的主要部分剖视图。图42是一实施方式的半导体装置的制造工序中的主要部分剖视图。图43是一实施方式的半导体装置的制造工序中的主要部分剖视图。图44是一实施方式的半导体装置的制造工序中的主要部分剖视图。图45是第二研究例的半导体装置的制造工序中的主要部分剖视图。图46接着图45，是半导体装置的制造工序中的主要部分剖视图。本文档来自技高网...

【技术保护点】
一种半导体装置，其是具备MISFET的半导体装置，其包括：衬底，该衬底包括支承衬底、所述支承衬底上的绝缘层以及所述绝缘层上的第一半导体层；所述MISFET的栅极电极，所述栅极电极隔着栅极绝缘膜形成在所述第一半导体层上；第一侧壁绝缘膜，所述第一侧壁绝缘膜形成在所述栅极电极的侧壁上；所述MISFET的源极漏极用的外延半导体层，所述外延半导体层形成在所述第一半导体层上；第二侧壁绝缘膜，所述第二侧壁绝缘膜形成在所述外延半导体层的侧壁上。

【技术特征摘要】
2012.08.10 JP 2012-1787151.一种半导体装置，其是具备MISFET的半导体装置，其包括: 衬底，该衬底包括支承衬底、所述支承衬底上的绝缘层以及所述绝缘层上的第一半导体层； 所述MISFET的栅极电极，所述栅极电极隔着栅极绝缘膜形成在所述第一半导体层上； 第一侧壁绝缘膜，所述第一侧壁绝缘膜形成在所述栅极电极的侧壁上； 所述MISFET的源极漏极用的外延半导体层，所述外延半导体层形成在所述第一半导体层上； 第二侧壁绝缘膜，所述第二侧壁绝缘膜形成在所述外延半导体层的侧壁上。2.如权利要求1所述的半导体装置，其中，在所述外延半导体层的上部形成有金属与构成所述外延半导体层的元素的化合物层。3.如权利要求2所述的半导体装置，其中包括元件分离区域，所述元件分离区域形成于所述衬底，贯穿所述第一半导体层及所述绝缘层，其底部到达所述支承衬底； 所述第二侧壁绝缘膜形成在所述外延半导体层的侧壁上，且位于所述元件分离区域上。4.如权利要求3所述的半导体装置，其中，所述第二侧壁绝缘膜形成在所述外延半导体层的侧壁上，且位于所述元件分离区域上，并且也覆盖所述第一半导体层的侧面。5.如权利要求4所述的半导体装置，其中，所述第一侧壁绝缘膜的一部分位于所述外延半导体层上。6.一种半导体装置的制造方法，包括: (a)准备衬底的工序，所述衬底包括支承衬底、所述支承衬底上的绝缘层以及所述绝缘层上的第一半导体层； (b)在所述第一半导体层上隔着栅极绝缘膜形成栅极电极的工序； (c)在所述栅极电极的侧壁上形成第一侧壁绝缘膜的工序； (d)在所述(c)工序后，在未被所述栅极电极及所述第一侧壁绝缘膜覆盖而露出的所述第一半导体层上使外延半导体层外延生长的工序； (e)在所述(d)工序后，将所述第一侧壁绝缘膜的至少一部分除去的工序； (f)在所述(e)工序后，分别在所述栅极电极的侧壁上形成第二侧壁绝缘膜、在所述外延半导体层的侧壁上形成第三侧壁绝缘膜的工序。7.如权利要求6所述的半导体装置的制造方法，其中包括:(g)在所述(f)工序后，在所述外延半导体层上形成金属与所述外延半导体层的反应层的工序。8.如权利要求7所述的半导体装置的制造方法，其中，在所述(a)工序后、所述(b)工序前包括:(al)形成元件分离区域的工序，所述元件分离区域形...

【专利技术属性】
技术研发人员：山本芳树，槙山秀树，岩松俊明，角村贵昭，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：