低阈值电压金属氧化物半导体制造技术

本公开提供了一种低阈值电压金属氧化物半导体，该半导体器件包括：源区，被布置于半导体衬底；漏区，被布置于半导体衬底；栅区，被布置到半导体衬底上，并位于源区和漏区之间。半导体器件还包括：栅氧区，被布置到半导体衬底上，与栅区接触；以及阱区，被植入到半导体衬底上并位于栅区和栅氧区下面。栅氧区具有与阱区接触的下外沿部分。

【技术实现步骤摘要】
低阈值电压金属氧化物半导体
本公开大体上涉及金属氧化物半导体场效应晶体管（MOSFET）。更具体地，涉及一种低阈值电压分栅高性能横向扩散的金属氧化物半导体（LDMOS）。
技术介绍
硅半导体工艺具有用于制造集成电路的高级复杂的操作。随着制造处理技术的不断进步，集成电路的核心和IO工作电压已被减小。然而，辅助装置的工作电压仍没有变化。辅助装置包括用于与集成电路结合的装置。例如，辅助装置可为任何与集成电路耦接的装置，如打印机、扫描仪、磁盘驱动器、磁带驱动器、麦克风、扬声器，或是照相机。集成电路可包括：互相连接的有源和无源元件的阵列，举例而言，通过连续的一系列兼容处理集成或沉积在衬底上的晶体管、电阻器、电容器、导体。辅助装置可以在比包含在集成电路中的晶体管的击穿电压高的电压下工作。随着施加在晶体管上的工作电压的增加，该晶体管会最终被击穿而导致无法控制的电流的增加。击穿电压是该无法控制的电流的增加发生时的电压电平。击穿的示例可包括例如穿通、雪崩击穿、以及栅氧击穿。长时间工作在击穿电压以上减少晶体管的寿命。
技术实现思路
根据本公开的一个实施方式，提供一种半导体器件，包括：源区，被布置于半导体衬底本文档来自技高网...

【技术保护点】
一种半导体器件，包括：源区，被布置于半导体衬底；漏区，被布置于所述半导体衬底；栅区，被布置到所述半导体衬底上，并且位于所述源区和所述漏区之间；栅氧区，被布置在所述半导体衬底上并与所述栅区接触；以及阱区，被植入到所述半导体衬底上并位于所述栅区和所述栅氧区的下面，其中，所述栅氧区具有与所述阱区接触的下外沿部分。

【技术特征摘要】
2012.07.18 US 13/552,3491.一种半导体器件，包括：源区，被布置于半导体衬底内；漏区，被布置于所述半导体衬底内；栅区，被布置到所述半导体衬底上，并且位于所述源区和所述漏区之间；栅氧区，被布置在所述半导体衬底上并与所述栅区接触；以及阱区，被植入到所述半导体衬底内并位于所述栅区和所述栅氧区的下面，所述阱区包括第一阱和第二阱，以及浅槽隔离(STI)区，布置在所述第二阱上方，所述浅槽隔离(STI)区布置为与所述源区相邻并且将所述第二阱与所述源区隔离，其中，所述栅氧区具有与所述阱区接触的下外沿部分，其中，所述栅氧区包括具有第一厚度的第一部分和具有第二厚度的第二部分，并且其中，所述第一阱布置在所述漏区下面，所述第一阱与所述栅氧区的所述第一部分直接接触而不与所述第二部分接触，并且所述第一阱与布置为与所述源区相邻的所述浅槽隔离(STI)区隔离。2.根据权利要求1所述的半导体器件，其中，所述第一厚度大于所述第二厚度。3.根据权利要求2所述的半导体器件，其中，所述第一阱具有第一长度。4.根据权利要求3所述的半导体器件，其中，所述第二阱具有比所述第一长度更短的第二长度。5.一种半导体器件，包括：源区，被布置于半导体衬底内；漏区，被布置于所述半导体衬底内；栅区，被布置到所述半导体衬底上，并且位于所述源区与所述漏区之间；栅氧区，被布置到所述半导体衬底上与所述栅区接触；第一阱，被植入到所述半导体衬底内并与所述栅氧区接触，所述第一阱具有第一高度，以及第二阱，被植入到位于第一浅槽隔离(STI)区下面的所述半导体衬底内，所述第二阱具有第二高度并且与所述源区隔离，其中，所述第一高度比...

【专利技术属性】
技术研发人员：伊藤明，
申请(专利权)人：美国博通公司，
类型：发明
国别省市：