用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法技术

本发明专利技术提出了一种用于高压半导体晶体管器件的端接结构。端接结构由至少两个端接区，以及在本体层和器件边缘之间的断路器构成。配置第一区域，用于扩散器件中的电场。配置第二区域，以便平滑地使电场退回到器件顶面。断路器防止器件的边缘短路。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

【技术实现步骤摘要】

本专利技术涉及半导体功率器件，更确切地说，具体涉及用于场平衡金属氧化物场效应晶体管的端接结构的新型结构与制备方法。
技术介绍
配置和制备高压半导体功率器件的传统技术出于各种权衡考虑，在进一步提升性能方面，仍然面临许多困难与局限。在垂直半导体功率器件中，作为性能属性的漏源电阻(即导通状态电阻，通常用RdsA表示(即漏源电阻X有源区))，与功率器件可承受的击穿电压之间存在一种取舍关系。通常认可的击穿电压(BV)和RdsA之间的关系表示为:RdsA与BV2 5成正比。为了降低RdsA，制备的外延层掺杂浓度较高。然而，重掺杂外延层也会降低半导体功率器件可承受的击穿电压。正是在这一前提下，提出了本专利技术所述的实施例。
技术实现思路
本专利技术提供一种，提升高压半导体功率器件性能，可削弱局域击穿效果，承受更高的击穿电压。为实现上述目的，本专利技术提供一种半导体器件，其特点是，该器件包含: 一个第一导电类型的半导体衬底； 一个第一导电类型的外延层，其沉积在半导体衬底的顶面上，外延层包含一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方； 一个有源晶胞阵列，其包含一个本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，该器件包含：一个第一导电类型的半导体衬底；一个第一导电类型的外延层，其沉积在半导体衬底的顶面上，所述外延层包含一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方；一个有源晶胞阵列，其包含一个与第一导电类型相反的第二导电类型的本体区，一个第一导电类型的源极区，以及一个沉积在表面屏蔽区顶面附近的栅极、一个沉积在半导体衬底底面上的漏极，若干个形成在表面屏蔽区中的沟槽，其中用沟槽绝缘材料内衬沟槽，用导电沟槽填充材料填充沟槽，配置所述沟槽与表面屏蔽区上方的源极电极电接触，与源极区以及若干个第二导电类型的掩埋掺杂区电接触，其中每个掩埋掺杂区都沉积在若干个沟槽中的其...

【技术特征摘要】
2012.07.30 US 13/561,3001.一种半导体器件，其特征在于，该器件包含: 一个第一导电类型的半导体衬底； 一个第一导电类型的外延层，其沉积在半导体衬底的顶面上，所述外延层包含一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方； 一个有源晶胞阵列，其包含一个与第一导电类型相反的第二导电类型的本体区，一个第一导电类型的源极区，以及一个沉积在表面屏蔽区顶面附近的栅极、一个沉积在半导体衬底底面上的漏极，若干个形成在表面屏蔽区中的沟槽，其中用沟槽绝缘材料内衬沟槽，用导电沟槽填充材料填充沟槽，配置所述沟槽与表面屏蔽区上方的源极电极电接触，与源极区以及若干个第二导电类型的掩埋掺杂区电接触，其中每个掩埋掺杂区都沉积在若干个沟槽中的其中一个沟槽的下方，其中掩埋掺杂区延伸到与表面屏蔽区的底面深度相同的地方； 一个包围着有源晶胞阵列的端接区，该端接区包含两个或若干个区域，以及一个断路器，该断路器用于防止本体层和半导体器件的边缘之间出现短路；所述端接区形成在外延层中，所述端接区包含若干个端接结构，每个端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，使得沟槽和掩埋区的总深度与表面屏蔽区的深度相同； 最靠近有源区的第一区域中的每个所述端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和靠近有源晶胞阵列的那部分本体层之间；并且 第二区域中的每个所述端接结构都包含一个电接头，该电接头在其沟槽屏蔽电极和远离有源晶胞阵列的那部分本体层之间，随着与有源晶胞阵列的距离增大，第二区域中每个端接结构之间的距离也随之增大。2.如权利要求1所述的器件，其特征在于，其中通过一个导电类型与本体和掩埋掺杂区相同的链接区，将掩埋掺杂区连接到本体层上，所述链接区沿沟槽的侧壁沉积。`3.如权利要求2所述的器件，其特征在于，所述断路器是一个由浮动电极构成的第三端接区，该断路器用于断开本体区和链接区之间，所述浮动电极形成在两个额外的端接结构之间，每个额外的端接结构都包含一个沟槽屏蔽电极和一个第二导电类型的掩埋掺杂区，所述沟槽和掩埋区的总深度与表面屏蔽区的深度大致相同。4.如权利要求1所述的器件，其特征在于，其中通过一部分沉积在本体层和掩埋掺杂区之间的表面屏蔽区，构成断路器。5.如权利要求1所述的器件，其特征在于，所述有源晶胞阵列中的每个有源晶胞结构都是场平衡金属氧化物场效应晶体管。6.如权利要求1所述的器件，其特征在于，其中配置外延层以及形成在其中的结构，使表面屏蔽区充分掺杂，可承受半导体器件击穿电压的1/3，并且使电压闭锁区充分掺杂，可承受半导体器件击穿电压的2/3。7.如权利要求1所述的器件，其特征在于，所述表面屏蔽区的掺杂浓度比电压闭锁区的掺杂浓度大5-100倍。8.一种具有有源晶胞阵列和端接区的半导体器件的制备方法，其特征在于，该方法包含以下步骤: 制备一个第一导电类型的半导体衬底； 一个第一导电类型的外延层，其沉积在半导体衬底的顶面上，所述外延层包含一个重掺杂的表面屏蔽区，该表面屏蔽区沉积在轻掺杂的电压闭锁区上方； 制备一个有源晶胞阵列，其包含一个与第一导电类型相反的第二导电类型的本体区，一个第一导电类型的源极区，以及一个沉积在表面屏蔽区顶面附近的栅极、一个沉积在半导体衬底底面上的漏极，若干个形成在表面屏蔽区中的沟槽，其中用沟槽绝缘材料内衬沟槽，用导电沟槽填充材料填充沟槽，配置沟槽与表面屏蔽区上方的源极电极电...

【专利技术属性】
技术研发人员：管灵鹏，安荷·叭剌，哈姆扎·依玛兹，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：