本发明专利技术涉及半导体材料外延生长领域，公开了一种用于制备GaN异质结场效应晶体管的外延结构及生长方法。其外延结构由下至上依次包括衬底、应力缓冲层、高阻GaN外延层、新型插入层、非掺杂GaN沟道层和异质结势垒层，新型插入层包括一层P型掺杂GaN插入层和一层N型掺杂GaN插入层。本发明专利技术材料结构直接采用一层P型掺杂GaN和一层N型掺杂GaN组成的掺入层作为新型插入层，实现了一种用于制备高迁移率，低关态漏电流，超高开关比的GaN异质结场效应晶体管器件的新型外延结构。
【技术实现步骤摘要】
【专利摘要】本专利技术涉及半导体材料外延生长领域，公开了。其外延结构由下至上依次包括衬底、应力缓冲层、高阻GaN外延层、新型插入层、非掺杂GaN沟道层和异质结势垒层，新型插入层包括一层P型掺杂GaN插入层和一层N型掺杂GaN插入层。本专利技术材料结构直接采用一层P型掺杂GaN和一层N型掺杂GaN组成的掺入层作为新型插入层，实现了一种用于制备高迁移率，低关态漏电流，超高开关比的GaN异质结场效应晶体管器件的新型外延结构。【专利说明】—种用于制备GaN异质结场效应晶体管的外延结构及生长方法
本专利技术涉及半导体材料外延生长领域，更具体地，涉及。
技术介绍
以GaN为代表的第三代宽禁带半导体材料具有宽禁带、高击穿电场强度、高饱和电子漂移速度、高热导率、异质界面二维电子气浓度高等优良的材料性能特点，相比于Si材料，GaN更加适合制作大功率高容量、高开关速度以及高频的电子器件。与传统Si器件相比，GaN器件能承载更高的功率密度，具有更高的能量转换效率，可以使整个系统的体积和重量减少，从而降低系统成本。利用AlGaN/GaN异质结制备的高频功率器件是目前被广泛采用的技术方案。同时半绝缘GaN外延层(高阻GaN外延层)是制备AlGaN/GaN异质结HFET的关键，因为该半绝缘GaN外延层扮演着降低器件栅极和漏极之间平行电导以及保证优良沟道关断特性(耐压特性)的重要角色。目前，非故意掺杂的高阻GaN外延层已被通过引入刃型位错来补偿材料中的背景η型残余施主杂质的方法实现。但是，由于对沟道处二维电子气较差的限制作用，用该方法实现的外延层制备的HFET器件在进一步降低漏电流方面遇到了瓶颈，从而可能导致器件在高频工作条件下短沟道效应明显。为了改善上述缺点，台湾成功大学的Y.K.SU等人提出的采用AlGaN/GaN/AlGaN双异质结结构的技术方案来达到限制沟道二维电子气的目的，实现了沟道迁移率1180cm2/V.s的异质结场效应晶体管；(参见文献Y.K.Su, S.J.Chang, T.M.Kuan, C.H.Ko,J.B.Webb, W.H.Lanj Y.T.Cherngj and S.C.Chen, Nitride-based HFETs withcarrier confinement layers, Materials Science and Engineering: B 110 (2)， 172(2004).)。台湾成功大学的Shoou-Jinn Chang等人通过釆用Mg重掺杂GaN缓冲层的技术方案来实现约束沟道电流的目标，从而获得了 6mA/mm源极-漏极漏电流。(参见文献Shoou-Jinn Chang, Sun-Chin Weij Yan-Kuin Suj Chun-Hsing Liuj Shih-Chih ChenjUang-HeayLiawj Tzong-Yow Tsai, and Tzu-Hsuan HsujAlGaN/GaN Modulation-DopedField-Effect Transistors with An Mg—doped Carrier Confinement Layer, JapaneseJournal of Applied Physics 42，3316 (2003))。但是双异质结结构和 Mg 重渗杂 GaN 缓冲层都会导致整个外延结构晶体质量的大幅度下降，从而导致后续生长的二维电子气沟道层的晶体质量的退化。除此之外，较大厚度的Mg重掺杂GaN缓冲层会引起严重的Mg原子记忆效应(参见文献 Y Ohba and A Hatanoj A study on strong memory effects for Mgdoping in GaN metalorganic chemical vapor deposition, Journal of crystal growth145 (I), 214 (1994).)，这会相应的影响后续制备的HFET器件的输出特性，同时也非常不利于外延生长的重复性。
技术实现思路
为了克服现有技术的不足，本专利技术首先提出一种工艺简单、稳定性更高、可靠性更强的且可重复用的用于制备GaN异质结场效应晶体管的外延结构。为了实现上述目的，技术方案如下: 一种用于制备GaN异质结场效应晶体管的外延结构，由下至上依次包括衬底、应力缓冲层、高阻GaN外延层、P型掺杂GaN插入层、N型掺杂GaN插入层、非掺杂GaN沟道层和异质结势垒层； 所述P型掺杂GaN插入层厚度为f 50nm ；N型掺杂GaN插入层厚度为f 50nm。优选的，所述衬底为Si衬底、蓝宝石衬底、碳化硅衬底中的任一种。优选的，所述应力缓冲层为AIN、AlGaN, GaN的任一种或组合；应力缓冲层厚度为IOOnnTlO μ m。优选的，所述高阻GaN外延层厚度为100ηπm-5 μ m。优选的，所述P型掺杂层掺杂Mg、Be或Zn ;所述N型掺杂Si或Ge。其中Mg轻掺入薄层可有效减弱记忆效应，Si轻掺入薄层可有效改善外延生长过层中原子表面迁移，并提闻沟道晶体质量。优选的，所述非掺杂GaN沟道层厚度为5~200nm。优选的，所述异质结势垒层为AlGaN、AlInN、AlInGaN、AlN材料中的一种或任意几种组合，该异质结势垒层为非掺杂层或η型掺杂层，异质结势垒层的厚度1(T30 nm。本专利技术还提出一种上述外延结构的生长方法，能够在有效提高背势垒、降低关态漏电流、实现高开关比的同时有效提高晶体质量，减少缺陷密度，降低异质结表面粗糙度，增大异质结中二维电子气迁移率。为了实现上述目的，其技术方案为: 一种外延结构的生长方法，包括以下步骤: 1)在衬底上生长应力缓冲层； 2)在应力缓冲层上生长一层高阻GaN外延层； 3)在高阻GaN外延层上生长一层P型掺杂GaN插入层，P型掺杂GaN插入层厚度为I~50nm ； 4)在P型掺杂GaN插入层上生长一层N型掺杂GaN插入层，N型掺杂GaN插入层厚度为I~50nm ； 5)在N型掺杂GaN插入层上生长一层非掺杂GaN沟道层； 6)在非掺杂GaN沟道层上生长一层异质结势垒层。优选的，所述应力缓冲层、高阻GaN外延层、P型掺杂GaN层、N型掺杂GaN层、非掺杂GaN沟道层和异质结势垒层的生长方法包括是金属有机化学气相沉积法或分子束外延法。优选的，所述P型掺杂层掺杂Mg、Be或Zn ;所述N型掺杂掺杂Si或Ge。其中Mg轻掺入薄层可有效减弱记忆效应，Si轻掺入薄层可有效改善外延生长过层中原子表面迁移，并提闻沟道晶体质量。与现有技术相比，本专利技术的有益效果为:外延结构简单，能够在有效提高背势垒、降低关态漏电流、实现高开关比的同时有效提高晶体质量，减少缺陷密度，降低异质结表面粗糙度，增大异质结中二维电子气迁移率。同时外延层生长方法简单，重复性佳，易批量生产。【专利附图】【附图说明】图1-6为本专利技术实施例1的制备外延结构工艺示意图。图7即为利用实施例1所示外延结构制备的场效应晶体管的开关比特性图。【具体实施方式】下面结合附图对本专利技术的技术方案做进一步的说明。实施例1 如图6所示为本实施例的外延结构示意图,包括衬底1、应力缓冲层2、高阻GaN外延层3、P型掺杂本文档来自技高网...
【技术保护点】
一种用于制备GaN异质结场效应晶体管的外延结构，其特征在于，由下至上依次包括衬底、应力缓冲层、高阻GaN外延层、P型掺杂GaN插入层、N型掺杂GaN插入层、非掺杂GaN沟道层和异质结势垒层；所述P型掺杂GaN插入层厚度为1~50nm；N型掺杂GaN插入层厚度为1~50nm。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘扬，贺致远，倪毅强，周德秋，张佰君，
申请(专利权)人：中山大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。