倒装芯片电子器件及其生产方法技术

本发明专利技术内容涉及倒装芯片电子器件及其生产方法，提出一种用于制作电子器件(100)的集合的方法。该方法包括步骤：提供包括导电材料基板(110，110C，110P)的支撑物(110，110C，110P，120P)，将半导体材料芯片(105)的集合固定到基板的相应部分(110C)上，每个芯片具有第一主表面(110U)和与第一主表面相对的第二主表面(110L)，第一主表面具有至少一个第一传导端子(TS，TG)，第二主表面具有与基板电连接的至少一个第二传导端子(TD)，将包括多个通孔(125CSi，125CDj，125CG)的电绝缘材料绝缘带(120C)固定到每个芯片的主表面，该绝缘带在基板的未被芯片覆盖的另一部分(110P)之上从芯片突出，以及经过通孔中的至少部分暴露所述第一端子的第一集合形成与芯片的每个第一端子的至少一个第一电接触(CSi，CG)并且经过通孔中的至少部分暴露基板的另一部分的第二集合形成与基板的至少一个第二电接触(CDj)。

【技术实现步骤摘要】

根据本专利技术的一个或者多个实施例的解决方案总体涉及电子领域。具体而言，这样的解决方案涉及电子器件的连接。
技术介绍
每个电子器件通常包括一个或者多个芯片(例如，半导体材料芯片)，每个芯片具有用于它与外部电路的连接的端子。根据典型连接模式，将芯片封装在绝缘体内，该绝缘体具有用于与印刷电路板(PCB)连接的暴露引线；芯片的端子由键合接线连接到相应引线。然而，键合接线涉及到电子器件的尺寸增加并且引入削弱其性能的电阻、电容和/或电感寄生(具有先天不可预测的值)。另外，键合接线涉及到长久的生产过程(因为应当连续焊接它们)和繁琐的设计(因为有必要作出避免键合接线之间短路的配置)。根据另一连接模式(称为“倒装芯片”)，将芯片倒置装配到PCB上(或者芯片载体上)，从而芯片的端子直接(或者通过芯片载体的传导球，这些传导球经过芯片的通孔连接到芯片的端子)接触PCB。以这一方式，不存在键合接线，其允许获得具有小尺寸和高性能的电子器件。然而，“倒装芯片”连接模式具有如下缺陷，例如在芯片具有在它的不同表面上暴露的端子的情况下(比如在用于功率应用的电子器件中)，妨碍其广泛使用。在这样的情况下，事实上，在将芯片转配到PCB上(或者芯片载体上)之前，有必要执行用于使所有它的端子从其相同侧可访问的操作。例如，在具有下端子(漏极端子)和两个上端子(栅极和源极端子)的竖直结构功率晶体管的情况下，这样的操作包括:将芯片固定到电传导基板上(漏极端子与基板接触)、(例如通过电解生长)在芯片上和在基板的未被芯片覆盖的部分上形成绝缘层、(例如通过蚀刻)经过绝缘层制作通孔以暴露栅极端子、源极端子和基板的部分，并且金属化通孔以接触栅极端子、源极端子和基板(并且因此接触漏极端子)。以这一方式，栅极和源极端子以及漏极端子经过相应接触在相同表面上可访问，因此使得有可能经过它们将倒装芯片连接到PCB上(或者芯片载体上)。然而这样的操作涉及到电子器件的生产过程的过多持续时间并且也涉及到实际和构造低效率。具体而言，通孔的制作应当在若干阶段中执行(因为通孔具有不同深度)，并且其使芯片暴露于芽孔的风险。
技术实现思路
概括而言，根据本专利技术的一个或者多个实施例的解决方案基于使用具有预成型的通孔的绝缘层这样的思想。具体而言，在独立权利要求中阐述根据本专利技术的具体实施例的解决方案的一个或者多个方面，而在从属权利要求中指示相同解决方案的有利特征，通过引用将所有权利要求的措词逐字并入此处(参照根据本专利技术的实施例的解决方案的具体方面提供的任何有利特征在加以必要的修改适用于其任何其它方面)。更具体而言，根据本专利技术的实施例的解决方案的一个方面提出一种用于制作电子器件集合的方法，其中将半导体材料芯片的集合固定到导电基板上，将包括多个通孔的绝缘带固定到每个芯片上，并且经过通孔的第一集合形成与每个芯片的至少一个第一电接触，并且经过通孔的第二集合形成与基板的至少一个第二电接触。根据本专利技术的实施例的解决方案的又一方面提出一种对应电子器件。根据本专利技术的实施例的解决方案的又一方面提出一种包括至少一个这样的电子器件的系统。【附图说明】参照将结合附图阅读的完全通过非限制指示给出的下文详细描述，将最佳地理解根据本专利技术的一个或者多个实施例的解决方案及其进一步的特征和优点(在附图中，出于简化的目的，用等同或者相似标号表示对应单元并且未重复其说明，并且每个实体的名称一般用于表示其类型和属性二者——比如值、内容和表示)。就这一点而言，清楚地理解附图未必按比例绘制(而可以夸大和/或简化一些细节)，并且除非另有明示，则它们简单地用来在概念上图示描述的结构和过程。具体而言:图1示出根据本专利技术的一个实施例的电子器件的平面图；图2示出这样的电子器件的部分沿着图1的截平面I1-1I的截面图；并且图3A-3C示意地示出根据本专利技术的一个实施例的图1的电子器件的生产过程的一些重要步骤。【具体实施方式】具体考虑图1，它示出根据本专利技术的一个实施例的电子器件100的平面图。出于描述简单的目的，将与图2结合讨论该图，图2示出这样的电子器件100的部分沿着图1的截平面I1-1I的截面图。电子器件100包括在其上例如集成竖直结构MOS功率晶体管的半导体材料芯片105 (或者更多这样的芯片)。芯片105具有在芯片105的整个(后)表面11(\上延伸的传导端子TD(例如功率晶体管的漏极端子)；在芯片105的与表面11(\相对的另一(前)表面IlOu上提供另一传导端子Ts (例如功率晶体管的源极端子)以及控制端子Te(例如功率晶体管的栅极端子)。如稍后将说明的那样，端子TD、Ts、Tg都是从电子器件100的相同侧可访问的(以便允许以“倒装模式”将它装配在PCB或者芯片载体上(二者未示出)，而无键合接线。具体而言，电子器件100包括(在它的前表面上暴露的)分别电连接到端子TD、Ts、Te的一个或者多个源极接触CSi(i = 1，2，...N，在讨论的例子中N= 11)、一个或者多个漏极接触Cw(j = 1,2,...M，在讨论的例子中M = 6)和一个或者多个栅极接触Ce(在讨论的例子中为一个)。芯片105固定到导电材料(例如铜)基板110的部分IlOc上——该基板仅在图2中部分可见，用来并行形成若干相同的电子器件。具体而言，芯片105的表面11(\朝向部分110。，而端子Td电连接到它(例如通过插入焊接传导层115)。在(如下文详细描述的)根据本专利技术的一个实施例的解决方案中，电子器件100包括具有多个预成型的通孔的电绝缘材料(例如聚酰胺)带120。。带120。固定到芯片105的表面IlOu上并且在基板110的未被芯片105覆盖的另一(例如周界)部分IlOp上方从该表面突出。带120。的通孔包括各自暴露端子Ts的相应区域(以制作对应接触Csi)的一个或者多个通孔125Ki (例如在图2中可见的通孔125ra)、各自暴露端子Te的相应区域的一个或者多个通孔(例如在图2中可见的通孔125ra)以及各自暴露部分IlOp的相应区域的一个或者多个通孔125mj(例如在图2中可见的通孔125m3)。每个接触CS1、CDJ, Ce包括电子器件100的前表面上的用于接触PCB (或者芯片载体)的焊盘130S1、130Dj、130e和用于经过带120C的对应通孔125es1、125mj、125?将焊盘130S1、130Dj、130e分别电连接到端子Ts、TD、Tg的竖直连接元件135S1、135Dj、135e(仅元件135S9、135D3、135e在图2中可见)或者更多这样的连接端子。因此，关于其中在绝缘层中(在它沉积之后)制作通孔的已知解决方案，本专利技术利用预穿孔的带(例如已经用于制作其它已知产品)。这涉及到更短的生产过程，因为用于制作通孔的蚀刻操作是不必要的。另外，生产过程更高效，因为芯片105未受到穿孔和/或损害风险。优选地，电子器件100包括具有一个或者多个另外的通孔125PDj(仅通孔125PD3在图2中可见)的另一电绝缘材料(例如同样为聚酰胺)带120P。带120P固定于部分IlOp与带120。之间，从而带120P的通孔125PDj(或者它们的部分)中的每个通孔暴露部分IlOp的相应区域，并且与相应通孔125mj同轴。以这一方式，每个竖本文档来自技高网...

【技术保护点】
一种用于制作电子器件(100)的集合的方法，所述方法包括步骤：提供包括导电材料基板(110，110C，110P)的支撑物(110，110C，110P，120P)，将半导体材料芯片(105)的集合固定到所述基板的相应部分(110C)上，每个芯片具有第一主表面(110U)和与所述第一主表面相对的第二主表面(110L)，所述第一主表面具有至少一个第一传导端子(TS，TG)，所述第二主表面具有与所述基板电连接的至少一个第二传导端子(TD)，将包括多个通孔(125CSi，125CDj，125CG)的电绝缘材料绝缘带(120C)固定到每个芯片的所述主表面，所述绝缘带在所述基板的未被所述芯片覆盖的另一部分(110P)之上从所述芯片突出，以及经过所述通孔中的至少部分暴露所述第一端子的第一集合形成与所述芯片的每个第一端子的至少一个第一电接触(CSi，CG)，并且经过所述通孔中的至少部分暴露所述基板的所述另一部分的第二集合形成与所述基板的至少一个第二电接触(CDj)。

【技术特征摘要】
2012.06.27 IT MI2012A0011341.一种用于制作电子器件(100)的集合的方法，所述方法包括步骤: 提供包括导电材料基板(110, IlOc, IlOp)的支撑物(110, IlOc, IlOp, 120p), 将半导体材料芯片(105)的集合固定到所述基板的相应部分(110。)上，每个芯片具有第一主表面(Iiou)和与所述第一主表面相对的第二主表面(IlOJ，所述第一主表面具有至少一个第一传导端子(Ts，Te)，所述第二主表面具有与所述基板电连接的至少一个第二传导端子(Td)， 将包括多个通孔(125^,125^,1250;)的电绝缘材料绝缘带(120。)固定到每个芯片的所述主表面，所述绝缘带在所述基板的未被所述芯片覆盖的另一部分(IlOp)之上从所述芯片突出，以及 经过所述通孔中的至少部分暴露所述第一端子的第一集合形成与所述芯片的每个第一端子的至少一个第一电接触(CSi，Ce)，并且经过所述通孔中的至少部分暴露所述基板的所述另一部分的第二集合形成与所述基板的至少一个第二电接触(Cw)。2.根据权利要求1所述的方法，其中所述提供支撑物(110，11(^，110P，120P)的步骤包括: 向所述支撑物提供另一电绝缘材料绝缘带(120Ρ)，所述另一绝缘带包括在所述基板的所述另一部分上固定的另外的通孔(125PDj)的集合，从所述芯片突出的所述绝缘带(120c)固定于所述另一绝缘带上，并且经过所述另外的通孔中的暴露所述基板的所述另一部分的另一集合形成所述至少一个第二电接触。3.根据权利要求2所述的方法，其中所述向所述支撑物提供另一绝缘带的步骤包括: 将所述另一绝缘带固定到所述基板的所`述另一部分上。4.根据权利要求2或者3所述的方法，其中所述通孔具有比所述附加通孔更大的宽度，所述通孔的所述第二集合的每个通孔与所述另外的通孔的所述另一集合的对应的另一通孔基本上同轴。5.根据权利要求4所述的方法，其中所述绝缘带包括用于与每个芯片的所述第一表面和与所述另一绝缘带的固定的固定表面(345mx)，以及与所述固定表面相对的自由表面(345Cfree)，并且所述形成至少一个第一电接触和至少一个第二电接触的步骤包括: 在所述另外的...

【专利技术属性】
技术研发人员：A·米诺蒂，M·M·费拉拉，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：