半导体器件制造技术

本发明专利技术公开了一种半导体器件，所述半导体器件包括：熔丝单元，所述熔丝单元与检测节点连接，且被配置成响应于经由检测节点供应的第一电压而被编程；输出单元，所述输出单元与检测节点连接，且被配置成输出指示熔丝单元是否被编程的熔丝信息信号；以及阻挡单元，所述阻挡单元被配置成响应于熔丝信息信号而阻挡经由检测节点供应的第一电压。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2012年4月23日提交的申请号为10-2012-0042165的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及半导体设计技术，更具体而言，涉及一种包括熔丝单元的半导体器件。
技术介绍
一般而言，诸如DRAM（动态随机存取存储器）的半导体器件包括熔丝电路。熔丝电路是一种经由熔丝编程方法将之前的选择信号反相并输出的电路，并且它被用在电压控制电路、冗余电路等之中以选择性地提供选择信号。一般地，熔丝编程方法可以包括激光吹气（laserblowing）方法和电气方法。激光吹气方法是利用激光束来切断熔丝的连接状态。利用激光束的熔丝编程方法仅可在半导体器件被制造进入封装之前的晶圆状态下执行。另一方面，电气方法是通过在半导体器件制造的封装状态中改变熔丝的连接状态来对熔丝进行编程。此时，可以利用反熔丝作为熔丝。反熔丝具有与常见的熔丝相反的概念。具体地，反熔丝被设定成在半导体器件制造的初始阶段被切断，然后在封装之后通过编程操作而转换成连接状态。换言之，在制造的初始阶段的反熔丝被保持为具有MΩ或更高的高电阻的绝缘体，但是随后根据编程操作而改变成具有几百Ω或更低的低电阻的导体。这里，反熔丝的物理变化执行如下。当将具有给定电平或更高电平的电压施加在反熔丝的两个导电层之间以破坏绝缘特性时，反熔丝被转换成导体。图1是现有的反熔丝电路的配置图。参见图1，反熔丝电路10包括反熔丝12和输出单元14。反熔丝12被配置成当在其两端之间产生等于或大于临界电压的电压差时被编程。输出单元14被配置成输出与反熔丝12的断裂状态相对应的熔丝信息信号SA。这里，反熔丝12包括NMOS晶体管N1，所述NMOS晶体管N1具有被配置成接收选择性提供的电源电压VDD的栅极端子，以及与检测节点ND1连接的源极端子和漏接端子。输出单元14包括电阻器14A和感测放大器14B。电阻器14A连接在检测节点ND1和接地电压端子VSS之间，感测放大器14B与检测节点ND1连接并被配置成将检测节点ND1的电压电平放大并输出熔丝信息信号SA。在下文中，将参照图2A和图2B来描述具有上述配置的反熔丝电路10的操作。图2A说明未被编程的反熔丝电路的等效电路。图2B说明被编程的反熔丝电路10的等效电路。首先，参见图2A，由于在不执行编程时不供应电源电压VDD（浮置状态），所以反熔丝12不被破坏。即，反熔丝的当前状态不满足将与对反熔丝12进行编程的电平相对应的应力施加到反熔丝12的两端的条件。因此，由于反熔丝12操作为电容器C1，所以反熔丝12保持为具有高电阻的绝缘体。因此，检测节点ND1与接地电压VSS连接，且感测放大器14B输出具有逻辑低电平的熔丝信息信号SA。另一方面，参见图2B，由于在执行编程时供应电源电压VDD，所以电流状态满足对反熔丝12编程的条件。即，由于可以在反熔丝12的两端产生与对反熔丝12编程的电平相对应的电压差，所以反熔丝12可以被破坏。因此，由于反熔丝12操作为电阻器R2，所以反熔丝12转换为具有低电阻的导体。因此，检测节点ND1具有电源电压VDD与接地电压VSS之间的电压电平，感测放大器14B输出具有逻辑高电平的熔丝信息信号SA。
技术实现思路
本专利技术的一个实施例涉及一种能够在熔丝编程期间防止电流路径的产生的半导体器件。根据本专利技术的一个示例性实施例，一种半导体器件包括：熔丝单元，所述熔丝单元与检测节点连接，且被配置成响应于经由检测节点供应的第一电压而被编程；输出单元，所述输出单元与检测节点连接，且被配置成输出指示熔丝单元是否被编程的熔丝信息信号；以及阻挡单元，所述阻挡单元被配置成响应于熔丝信息信号而阻挡经由检测节点供应的第一电压。根据本专利技术的另一个示例性实施例，一种半导体器件包括：多个检测节点；多个熔丝块，每个熔丝块包括多个熔丝单元，所述多个熔丝单元被配置成响应于相应的输入节点的第一编程电压和检测节点中的一个的第二编程电压而被编程；多个输出单元，所述多个输出单元被配置成选择性地输出指示相应的熔丝块的熔丝单元是否被编程的相应的熔丝信息信号；以及多个开关单元，所述多个开关单元被配置成响应于相应的使能信号而将第二编程电压供应到相应的检测节点，以及响应于相应的熔丝信息信号而阻挡供应到相应的检测节点的第二编程电压。根据本专利技术的另一个示例性实施例，一种半导体器件包括：多个检测节点；多个熔丝块，每个熔丝块包括多个熔丝单元，所述多个熔丝单元被配置成响应于相应的输入节点的第一编程电压和检测节点中的一个的第二编程电压而被编程；多个输出单元，所述多个输出单元被配置成选择性地输出指示相应的熔丝块的熔丝单元是否被编程的相应的熔丝信息信号；判定单元，所述判定单元被配置成响应于熔丝信息信号而判定熔丝块的熔丝单元是否被编程，并输出至少一个编程判定信号；多个开关单元，所述多个开关单元被配置成响应于相应的使能信号而将第二编程电压供应到相应的检测节点；第一译码器，所述第一译码器被配置成将第一编程电压选择性地供应到多个熔丝单元；以及第二译码器，所述第二译码器被配置成响应于编程判定信号而选择性地产生使能信号以及去激活使能信号的部分或全部。附图说明图1是现有的反熔丝电路的配置图。图2A和图2B是说明图1中所示的反熔丝电路的等效电路的示图。图3是说明根据本专利技术一个示例性实施例的半导体器件的基本结构的配置图。图4是根据本专利技术第一示例性实施例的半导体器件的配置图。图5和图6是根据本专利技术第二示例性实施例的半导体器件的配置图。图7和图8根据本专利技术第三示例性实施例的半导体器件的配置图。具体实施方式下面将参照附图更详细地描述本专利技术的示例性实施例。但是，本专利技术可以用不同的方式实施，而不应解释为限定为本文所列的实施例。确切地说，提供这些实施例使得本公开充分和完整，并向本领域技术人员充分传达本专利技术的范围。在本公开中，相同的附图标记在本专利技术的不同附图与实施例中表示相似的部分。图3是在详细描述根据本专利技术一个示例性实施例的半导体器件之前用于说明半导体器件的基本结构的配置图。参见图3，半导体器件100包括多个熔丝块FB0至FBm、多个输出单元SA0至SAm、多个开关单元SW0至SWm、字线译码器110、以及位线译码器120。多个熔丝块FB0至FBm每个包括多个熔丝单元AAFCELL，所述多个熔丝单元AAFCELL并联连接到多个检测节点DN0至DNm中的相对应的一个，且被配置成分别经由多个字线WL0至WLn接收电源电压VDD。多个输出单元SA0至SAm与相应的检测节点DN0至DNm连接，且被配置成根据相对应的熔丝单元AAFCELL是否被编程而选择性地输出相应的熔丝信息信号。多个开关单元SW0至SWm被配置成分别响应于多个使能信号EN0至ENm而经由多个位线BL0至BLm将接地电压VSS选择性地供应到多个检测节点DN0至DNm。字线译码器110被配置成经由字线WL0至WLn中的任何一个来供应电源电压VDD。位线译码器120被配置成选择性地供应使能信号EN0至ENm。这里，熔丝单元AAFCELL的每个包括反熔丝，反熔丝被其两端之间的电压差编程，例如，将电源电压VDD和接地电压VSS施加到反熔丝的两端（参见图1至图2B）。另外，多个输出单元SA0至SAm包括本文档来自技高网...

【技术保护点】
一种半导体器件，包括：熔丝单元，所述熔丝单元与检测节点连接，且被配置成响应于经由所述检测节点供应的第一电压而被编程；输出单元，所述输出单元与所述检测节点连接，且被配置成输出指示所述熔丝单元是否被编程的熔丝信息信号；以及阻挡单元，所述阻挡单元被配置成响应于所述熔丝信息信号而阻挡经由所述检测节点供应的所述第一电压。

【技术特征摘要】
2012.04.23 KR 10-2012-00421651.一种半导体器件，包括：熔丝单元，所述熔丝单元与检测节点连接，且被配置成响应于经由所述检测节点供应的第一电压而被编程；输出单元，所述输出单元与所述检测节点连接，且被配置成输出指示所述熔丝单元是否被编程的熔丝信息信号；译码器，所述译码器被配置成供应阻挡单元的使能信号；以及所述阻挡单元，所述阻挡单元被配置成：在所述熔丝单元被编程之后不管所述使能信号如何而响应于具有逻辑低电平的所述熔丝信息信号来阻挡供应到所述检测节点的第一电压，其中，所述熔丝信息信号被初始化为高电平而所述使能信号具有低电平，使得在所述熔丝单元被编程之前第一电压不被施加至所述检测节点，其中，所述使能信号在所述熔丝信息信号维持高电平的状态转变到高电平，使得第一电压被施加至所述检测节点由此所述熔丝单元被编程，其中，通过将所述第一电压施加到所述检测节点，所述熔丝信息信号维持所述逻辑低电平，使得在所述熔丝单元被编程之后尽管所述使能信号被使能成具有高电平而所述第一电压不被施加到所述检测节点。2.如权利要求1所述的半导体器件，其中，所述熔丝单元包括反熔丝，所述反熔丝由供应的所述第一电压和第二电压之间的电压差编程。3.如权利要求1所述的半导体器件，其中，所述输出单元包括感测放大器，所述感测放大器被配置成基于参考电压而将所述检测节点处的电压放大。4.如权利要求1所述的半导体器件，还包括：延迟单元，所述延迟单元被配置成将从所述输出单元输出的所述熔丝信息信号延迟设定的延迟时间，并将延迟的信号传送到所述阻挡单元。5.一种半导体器件，包括：多个检测节点；多个熔丝块，每个熔丝块包括多个熔丝单元，所述多个熔丝单元被配置成响应于相应的输入节点的第一编程电压和所述检测节点中的一个的第二编程电压而被编程；多个输出单元，所述多个输出单元被配置成选择性地输出指示相应的熔丝块的熔丝单元是否被编程的相应的熔丝信息信号；第二译码器，所述第二译码器被配置成将相应的使能信号供应到多个开关单元；以及所述多个开关单元，所述多个开关单元被配置成：响应于相应的使能信号而将所述第二编程电压供应到相应的检测节点，以及在所述熔丝单元被编程之后不管相应的使能信号如何而响应于具有逻辑低电平的相应的熔丝信息信号来阻挡供应到相应的检测节点的所述第二编程电压，其中，所述熔丝信息信号被初始化为高电平而所述使能信号具有低电平，使得在所述熔丝单元被编程之前第二编程电压不被施加至所述检测节点，其中，所述使能信号在所述熔丝信息信号维持高电平的状态转变到高电平，使得第二编程电压被施加至所述检测节点由此所述熔丝单元被编程，其中，通过将所述第二编程电压施加到所述检测节点，所述熔丝信息信号维持所述逻辑低电平，使得在所述熔丝单元被编程之后尽管所述使能信号被使能成具有高电平而所述第二编程电压不被施加到所述检测节点。6.如权利要求5所述的半导体器件，还包括：判定单元，所述判定单元被配置成响应于所述熔丝信息信号而判定所述熔丝块的熔丝单元是否被编程，并将至少一个编程判定信号输出到所述多个开关单元作为相应的熔丝信息信号。7.如权利要求6所述的半导体器件，其中，所述判定单元包括多个信号求和部，每个信号求和部与所述多个输出单元中的两个或更多个相对应，且被配置成响应于从所述输出单元中...

【专利技术属性】
技术研发人员：金贵东，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：